1,903
回編集
差分
ナビゲーションに移動
検索に移動
253行目:
253行目: + + + + + + + + + + + + + + + + + + + + + + + +
→X86 CPU 複合体
=== X86 CPU 複合体 ===
=== X86 CPU 複合体 ===
Catalyst 9500 シリーズ スイッチは、同じ CPU・システムメモリー・フラッシュストレージが装備されています。画像 13 に X86 CPU 複合体の概要を示します。
* 新型 2.4Ghz x86 クアッド コア CPU (2.4Ghz 駆動 インテル Xeon-D CPU)
* シングル 16GB DDR4 2400MT/s メモリ
* ファイルシステム (前面サービス) 用外部ストレージとブルートゥースドングル用 USB タイプ A のサポート
* RJ-45 シリアルコンソールに加えて、USB mini シリアルコンソールのサポート
* 16 GB 内部エンハンスド USB (eUSB) フラッシュ
* アプリケーション ホスティングや多用途目的のストレージとして、USB 3.0 (400MB/秒 読み込み、140MB/秒 書き込み) or M.2 (300MB/秒 読み込み、290 MB/秒 書き込み) フォームファクター SSD モジュール (背面サービス)
* 手動パワーサイクルによる、スイッチのシステムリセット
[[ファイル:C95 arc-13.png|なし|フレーム|画像 13. X86 CPU 複合体]]
ASIC interconnect
Catalyst 9500 switches are fixed core and aggregation switches without any rear stack ports; hence ASIC interconnect links are used for inter-ASIC communications. Communication within a core or between cores is locally switched within the ASIC, so packets destined to local ports within the ASIC do not use ASIC interconnects link. The purpose of the ASIC interconnects is to move data between multiple UADP ASICs.
UADP 3.0 has two ASIC interconnect links, allowing a total packet bandwidth of 800 Gbps.
ASIC interconnects are a combination of up to 16 SERDES (serializer/deserializer) operating at a 25G NRZ format with a total packet bandwidth of 400 Gbps. Because the UADP 3.0 has two ASIC interconnect links, it allows for a total packet bandwidth of 800 Gbps.
Major UADP 3.0 ASIC interconnect features:
=== ASIC 相互接続 ===