差分

ナビゲーションに移動 検索に移動

Cisco Catalyst 9500 アーキテクチャ ホワイトペーパー (ソースを閲覧)

2021年3月21日 (日) 09:46時点における版

2,823 バイト追加 、 2021年3月21日 (日) 09:46
編集の要約なし
171行目: 171行目:     
UADP 2.0 XL is a third-generation, 240G, dual core ASIC optimized for next-generation Catalyst fixed or modular switches. The architecture and functionality of UADP 2.0 XL is largely unchanged from previous generation of the UADP ASIC. The UADP 2.0 XL ASIC is built using 28-nanometer technology with dual core architecture. Figure 11 shows the components of the UADP 2.0 XL ASIC.
 
UADP 2.0 XL is a third-generation, 240G, dual core ASIC optimized for next-generation Catalyst fixed or modular switches. The architecture and functionality of UADP 2.0 XL is largely unchanged from previous generation of the UADP ASIC. The UADP 2.0 XL ASIC is built using 28-nanometer technology with dual core architecture. Figure 11 shows the components of the UADP 2.0 XL ASIC.
 +
 +
=== UADP ASIC 複合体 ===
 +
Catalyst 9500 シリーズスイッチは、2 種類の UADP ASIC で構築されています : UADP 2.0 XL と UADP 3.0 です。両方ともシステム・オン・チップ (SoC) アーキテクチャがベースになっています。両方の ASIC でそのアーキテクチャは似通っていますが、そのバージョンの違いはスイッチングキャパシティ、ポート速度、バッファリング能力、そして転送のスケーラビリティです。
 +
 +
UADP 2.0 XL は第 3 世代で、次世代 Catalyst の固定 or モジュラースイッチに最適化された、240G デュアルコア ASIC です。UADP 2.0 XL のアーキテクチャと機能は、全世代の UADP ASIC から大きくは変わっていません。その UADP 2.0 XL ASIC はデュアルコア アーキテクチャの 28 ナノメーターの技術で構築されています。画像 11. に UADP XL ASIC のコンポーネントを示します。
 +
[[ファイル:C95 arc-11.png|なし|フレーム|画像 11. UADP 2.0 XL ブロック ダイアグラム]]
 +
 +
 +
UADP 2.0 XL のキーとなる能力 :
 +
 +
* パケット・スイッチング帯域幅 : 240G (コアあたり 120G)
 +
* 転送パフォーマンス : 375Mpps
 +
* スタック帯域幅 720G (2x360G / リング)
 +
* FIB テーブル : 128K/64K IPv4 / IPv6 ホストルートと、64K/32K IPv4 / IPv6 最長プレフィクス該当エントリ
 +
* 共有パケットバッファ : 32MB (コアあたり 16MB)
 +
* 専用 NetFlow ブロック : 128K(IPv4) / 64K(IPv6) (コアあたり 64K/32K)
 +
* TCAM ACL : 54K 全体キャパシティ
 +
 +
 +
The UADP 3.0 ASIC is based on the next-generation UADP 2.0 architecture, using a 16-nanometer technology that offers significantly larger tables and bandwidth compared to all other UADP ASICs. Figure 12 shows the components of the UADP 3.0 ASIC.
 +
 +
 +
UADP 3.0 ASIC は、UADP 2.0 アーキテクチャをベースにした次世代のもので、16 ナノメーターにより、他のすべておn UADP ASICs と比べて、さらに大きなテーブルと帯域幅を提供します。画像 12. に UADP 3.0 ASIC のコンポーネントを示します。
 +
 +
[[ファイル:C95 arc-12.png|なし|フレーム|画像 12. UADP 3.0 ASIC ブロック ダイアグラム]]
 +
 +
 +
Key UADP 3.0 capacities and capabilities include:
 +
 +
●     Packet bandwidth/switching throughput: 1600 GE (800 GE per core)
 +
 +
●     Forwarding performance: 1Bpps (500 Mpps per core)
 +
 +
●     ASIC interconnects: Two point to point links with total of 800G bandwidth
 +
 +
●     FIB entries: 416K double width tables optimized for IPV6 deployments
 +
 +
●     Unified packet buffer: 36M shared between both cores
 +
 +
●     NetFlow: Up to 128K IPv4 and IPv6 double-width shared tables
 +
 +
●     TCAM ACL: 54K total capacity
 +
 +
 +
a
「http://hkatou.net/wiki/特別:携帯機器差分/37」から取得

案内メニュー