差分
ナビゲーションに移動
検索に移動
← 古い編集
新しい編集 →
Cisco Catalyst 9500 アーキテクチャ ホワイトペーパー
(ソースを閲覧)
2021年3月21日 (日) 13:05時点における版
1,819 バイト追加
、
2021年3月21日 (日) 13:05
→C9500-32QC スイッチのハイライトは以下の通りです :
321行目:
321行目:
画像 19. に C9500-48Y4C スイッチ コンポーネントのハイレベル概要を提供します。
画像 19. に C9500-48Y4C スイッチ コンポーネントのハイレベル概要を提供します。
[[ファイル:C95 arc-19.png|なし|フレーム|画像 19. C9500-48Y4C ハイレベル ブロック ダイアグラム]]
[[ファイル:C95 arc-19.png|なし|フレーム|画像 19. C9500-48Y4C ハイレベル ブロック ダイアグラム]]
+
+
==== C9500-48Y4C スイッチのハイライトは以下の通りです : ====
+
+
* 2x1 コンフィギュレーションモードの 12 列の SFP28 ケージと、2x1 コンフィギュレーションモードの 2 列の QSFP28 ケージ
+
* それぞれの SFP28 ケージは、ASIC に向かう 24 つのノースバウンド SERDES 接続を持ちます
+
** それぞれの SERDES は次のどちらかで動作します SFP28 オプティクスによる 25G スピード もしくは SFP+ オプティクスで 10G スピード
+
** インターフェーススピードは、挿入されたトランシーバ モジュール ベース
+
* それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES を持ちます
+
** それぞれの SERDES 接続は 40G QSFP+ オプティクスで 4x10G スピード もしくは 100G QSFP28 オプティクスで 4x25G スピード
+
* ポートマッピング
+
** ポート 1-24 と 49-50 は ASIC 0 / コア 1 にマッピング
+
** ポート 25-48 と 51-52 は ASIC 0 / コア 0 にマッピング
+
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
+
* アドバンスド フォワーディング ASIC は、100Gbps シングル フロー トラフィック処理をアップリンク ポートでサポートし、25G シングル フロー トラフィック処理をダウンリンク ポートでサポートします
+
+
+
Note : C9500-24Y4C スイッチは 1xUADP 3.0 ASIC を備え、C9500-48Y4C と全く同じアーキテクチャになっています 類似のポートマッピングを持ち、全体では 24 x 25G/10G/1G ポートと 4 x QSFP28 イーサネット アップリンク ポートを備えています
Hkatou
ビューロクラット
、
インターフェース管理者
、
管理者
1,903
回編集
案内メニュー
個人用ツール
ログイン
名前空間
ページ
議論
変種
表示
閲覧
ソースを表示
履歴表示
その他
検索
案内
メインページ
最近の更新
おまかせ表示
MediaWikiについてのヘルプ
<categorytree mode=all>ラボ</categorytree>
<categorytree mode=all>翻訳</categorytree>
<categorytree mode=all>アーキテクチャ</categorytree>
<categorytree mode=all>その他</categorytree>
Heading
ツール
特別ページ
印刷用バージョン
広告