差分

ナビゲーションに移動 検索に移動

Cisco Catalyst 9500 アーキテクチャ ホワイトペーパー (ソースを閲覧)

2021年4月11日 (日) 12:17時点における版

22,204 バイト追加 、 2021年4月11日 (日) 12:17
編集の要約なし
1行目: 1行目:  +
このドキュメントは、hkatou Lab が [https://www.cisco.com/c/en/us/products/collateral/switches/catalyst-9500-series-switches/white-paper-c11-741484.html Cisco Catalyst 9500 Architecture White Paper] を非公式に翻訳したものです。
 +
 +
原文・画像の著作権は Cisco Systems にあります。
 +
 
=== イントロダクション ===
 
=== イントロダクション ===
 
エンタープライズ キャンパス ネットワークは、アクセスレイヤにおいて 802.11ax の導入と、高速に成長するパワフルなエンドポイントにより、かつてないほど大規模な帯域幅の増加要求をサポートするよう、根底からの変化を求められています。アクセスレイヤの帯域幅は、高速側の 25Gbps や 100Gbps に合わせて実際の速度が帯域幅比率を維持できるように、1Gbps から 2.5Gbps , 5Gbps に移行しています。
 
エンタープライズ キャンパス ネットワークは、アクセスレイヤにおいて 802.11ax の導入と、高速に成長するパワフルなエンドポイントにより、かつてないほど大規模な帯域幅の増加要求をサポートするよう、根底からの変化を求められています。アクセスレイヤの帯域幅は、高速側の 25Gbps や 100Gbps に合わせて実際の速度が帯域幅比率を維持できるように、1Gbps から 2.5Gbps , 5Gbps に移行しています。
9行目: 13行目:     
=== プラットフォーム概要 ===
 
=== プラットフォーム概要 ===
−
Cisco Catalyst 9500 プラットフォームは固定構成から成り立ち、全面から背面のエアフローのスイッチを Cisco ユニファイドアクセス データプレーン (UADP)  2.0 XL と 3.0アーキテクチャで構成され、これは単なる投資保護だけではなく、ラージスケールと高速スループットを持たせています。このプラットフォームは、モダンなオープン Cisco IOS XE オペレーティング システムが動作し、モデル駆動プログラマビリティをサポートし、コンテナをホストするキャパシティを持ち、サードパーティ アプリをネイティブにスイッチで (x86 CPU のアーキテクチャ・ローカルストレージ・大きなメモリにしたおかげで) 動作させます。このプラットフォームはすべてのハードウェアで高可用性能力があり、プラチナ レートの冗長電源と可変速高性能ファンを持っています。Cisco Catalyst 9500 のポートフォリオ (画像 1.) は、エンタープライズ キャンパスの環境で増大するパフォーマンスへの要求に答える、多様なポートスピードとポート密度のスイッチングを提供します。
+
Cisco Catalyst 9500 プラットフォームは固定構成から成り立ち、全面から背面のエアフローのスイッチを Cisco ユニファイドアクセス データプレーン (UADP)  2.0 XL と 3.0アーキテクチャで構成します。これは単なる投資保護だけではなく、ラージスケールと高速スループットを持たせています。このプラットフォームは、モダンなオープン Cisco IOS XE オペレーティング システムが動作し、モデル駆動プログラマビリティをサポートし、コンテナをホストするキャパシティを持ち、サードパーティ アプリをネイティブにスイッチで (x86 CPU のアーキテクチャ・ローカルストレージ・大きなメモリにしたおかげで) 動作させます。このプラットフォームはすべてのハードウェア コンポーネントで高可用性能力があり、プラチナ レートの冗長電源と可変速の高性能ファンを持っています。Cisco Catalyst 9500 のポートフォリオ (画像 1.) は、エンタープライズ キャンパスの環境で増大するパフォーマンスへの要求に答える、多様なポートスピードとポート密度のスイッチングを提供します。
    
[[ファイル:C95 arc-01.png|なし|画像 1. Cisco Catalyst 9500 シリーズ スイッチ|代替文=|フレーム]]
 
[[ファイル:C95 arc-01.png|なし|画像 1. Cisco Catalyst 9500 シリーズ スイッチ|代替文=|フレーム]]
 +
    
Catalyst 9500 ポートフォリオは、新世代ハードウェア機能とスケーラビリティによる、アーキテクチャの基礎を提供します。これらのハイ パフォーマンス スイッチは UADP 3.0 ASIC がベースとなっており、ASIC ごとに最大 3.2Tbps の転送キャパシティをサポートし、無印の C9500 が持つ UADP 2.0XL と比べて、大きなテーブルを持っています。両方の Catalyst 9500 スイッチは、類似のハードウェアアーキテクチャを持ち、実績のあるオペレーティング システム ソフトウェアによる安定性を提供します。
 
Catalyst 9500 ポートフォリオは、新世代ハードウェア機能とスケーラビリティによる、アーキテクチャの基礎を提供します。これらのハイ パフォーマンス スイッチは UADP 3.0 ASIC がベースとなっており、ASIC ごとに最大 3.2Tbps の転送キャパシティをサポートし、無印の C9500 が持つ UADP 2.0XL と比べて、大きなテーブルを持っています。両方の Catalyst 9500 スイッチは、類似のハードウェアアーキテクチャを持ち、実績のあるオペレーティング システム ソフトウェアによる安定性を提供します。
163行目: 168行目:  
画像 10. に、スイッチ コンポーネントのハイ レベル 構成図を示します。
 
画像 10. に、スイッチ コンポーネントのハイ レベル 構成図を示します。
 
[[ファイル:C95 arc-10.png|なし|フレーム|画像 10. Catalyst 9500 ハイパフォーマンス SKU ハイレベル ブロック ダイアグラム]]
 
[[ファイル:C95 arc-10.png|なし|フレーム|画像 10. Catalyst 9500 ハイパフォーマンス SKU ハイレベル ブロック ダイアグラム]]
−
  −
      
=== UADP ASIC 複合体 ===
 
=== UADP ASIC 複合体 ===
249行目: 252行目:     
[[ファイル:C95 arc-13.png|なし|フレーム|画像 13. X86 CPU 複合体]]
 
[[ファイル:C95 arc-13.png|なし|フレーム|画像 13. X86 CPU 複合体]]
−
  −
      
=== ASIC 相互接続 ===
 
=== ASIC 相互接続 ===
281行目: 282行目:  
==== C9500-32C スイッチのハイライトは以下の通りです : ====
 
==== C9500-32C スイッチのハイライトは以下の通りです : ====
   −
* 2x1 コンフィギュレーションモードに 16 列の QSFP28 ケージ
+
* 2x1 コンフィギュレーションモードの 16 列 QSFP28 ケージ
 
* それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES 接続を持ちます
 
* それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES 接続を持ちます
 
** それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 4x10G スピード  もしくは 100G QSFP28 オプティクスで4x25G スピード
 
** それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 4x10G スピード  もしくは 100G QSFP28 オプティクスで4x25G スピード
298行目: 299行目:     
==== C9500-32QC スイッチのハイライトは以下の通りです : ====
 
==== C9500-32QC スイッチのハイライトは以下の通りです : ====
−
* 2x1 コンフィギュレーションモードに 16 列の QSFP28 ケージ
+
* 2x1 コンフィギュレーションモードにの 16 列 QSFP28 ケージ
 
* それぞれの QSFP28 ケージは、ASIC に向かう 4 つのノースバウンド SERDES 接続を持ちます
 
* それぞれの QSFP28 ケージは、ASIC に向かう 4 つのノースバウンド SERDES 接続を持ちます
 
** それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 2x20G スピード  もしくは 100G QSFP28 オプティクスで4x25G スピード
 
** それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 2x20G スピード  もしくは 100G QSFP28 オプティクスで4x25G スピード
321行目: 322行目:  
画像 19. に C9500-48Y4C スイッチ コンポーネントのハイレベル概要を提供します。
 
画像 19. に C9500-48Y4C スイッチ コンポーネントのハイレベル概要を提供します。
 
[[ファイル:C95 arc-19.png|なし|フレーム|画像 19. C9500-48Y4C ハイレベル ブロック ダイアグラム]]
 
[[ファイル:C95 arc-19.png|なし|フレーム|画像 19. C9500-48Y4C ハイレベル ブロック ダイアグラム]]
 +
 +
==== C9500-48Y4C スイッチのハイライトは以下の通りです : ====
 +
 +
* 2x1 コンフィギュレーションモードの 12 列 SFP28 ケージと、2x1 コンフィギュレーションモードの 2 列 QSFP28 ケージ
 +
* それぞれの SFP28 ケージは、ASIC に向かう 24 つのノースバウンド SERDES 接続を持ちます
 +
** それぞれの SERDES は次のどちらかで動作します  SFP28 オプティクスによる 25G スピード  もしくは SFP+ オプティクスで 10G スピード
 +
** インターフェーススピードは、挿入されたトランシーバ モジュール ベース
 +
* それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES を持ちます
 +
** それぞれの SERDES 接続は 40G QSFP+ オプティクスで 4x10G スピード  もしくは 100G QSFP28 オプティクスで 4x25G スピード
 +
* ポートマッピング
 +
** ポート 1-24 と 49-50 は ASIC 0 / コア 1 にマッピング
 +
** ポート 25-48 と 51-52 は ASIC 0 / コア 0 にマッピング
 +
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
 +
* アドバンスド フォワーディング ASIC は、100Gbps シングル フロー トラフィック処理をアップリンク ポートでサポートし、25G シングル フロー トラフィック処理をダウンリンク ポートでサポートします
 +
 +
Note : C9500-24Y4C スイッチは 1xUADP 3.0 ASIC を備え、C9500-48Y4C と全く同じアーキテクチャになっています  類似のポートマッピングを持ち、全体では 24 x 25G/10G/1G ポートと 4 x QSFP28 イーサネット アップリンク ポートを備えています
 +
 +
画像 20. に C9500-24Q スイッチ コンポーネントのハイレベル概要を提供します。
 +
[[ファイル:C95 arc-20.png|なし|フレーム|画像 20. C9500-24Q ハイレベル ブロック ダイアグラム]]
 +
 +
==== C9500-24Q スイッチのハイライトは以下の通りです : ====
 +
* 2x1 コンフィギュレーションモードの 3 列 QSFP28 ケージ
 +
* それぞれの QSFP+ ケージは、ASIC に向かう 8 つのノースバウンド SERDES 接続を持ちます
 +
** それぞれの SERDES は 10G スピードで動作します
 +
** インターフェーススピードは、挿入されたトランシーバ モジュール ベース
 +
* 24 QSFP イーサネット ポート
 +
** QSFP+ / QSFP28 トランシーバモジュールによる 40G or 100G or CVR アダプタ + SFP による 10G/1G
 +
* ポートマッピング
 +
** ポート 1-3 は ASIC 3 / コア 1 にマッピングと、ポート 4-6 は ASIC 3 / コア 0 にマッピング
 +
** ポート 7-9 は ASIC 2 / コア 1 にマッピングと、ポート 10-12 は ASIC 2 / コア 0 にマッピング
 +
** ポート 13-15 は ASIC 1 / コア 1 にマッピングと、ポート 16-18 は ASIC 1 / コア 0 にマッピング
 +
** ポート 19-21 は ASIC 0 / コア 1 にマッピングと、ポート 22-24 は ASIC 0 / コア 0 にマッピング
 +
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
 +
* ASIC は、10Gbps シングル フロー トラフィック処理をすべてのポートでサポートします
 +
Note : C9500-12Q スイッチは 2xUADP 2.0 XL ASIC を備え、C9500-24Q と全く同じアーキテクチャになっています  類似のポートマッピングを持ち、全体では 24 x 40G ポートを備えています
 +
 +
 +
画像 21. に C9500-40X スイッチ コンポーネントのハイレベル概要を提供します。
 +
[[ファイル:C95 arc-21.png|なし|フレーム|画像 21. C9500-40X ハイレベル ブロック ダイアグラム]]
 +
 +
==== C9500-40X スイッチのハイライトは以下の通りです : ====
 +
* 2x1 コンフィギュレーションモードの 12/8 列 SFP+ ケージ
 +
* それぞれの SFP+ ケージは、ASIC に向かう 24 つのノースバウンド SERDES 接続を持ちます
 +
** それぞれの SERDES は 10G スピードで動作します
 +
** インターフェーススピードは、挿入されたトランシーバ モジュール ベース
 +
* 40 SFP+ イーサネット ポート
 +
** SFP+ / SFP トランシーバモジュールによる 10G or 1G
 +
* ポートマッピング
 +
** ポート 1-12 は ASIC 1 / コア 1 にマッピングと、ポート 13-24 は ASIC 1 / コア 0 にマッピング
 +
** ポート 25-936は ASIC 0 / コア 1 にマッピングと、ポート 37-40 は ASIC 0 / コア 0 にマッピング
 +
** アップリンクポート 41-42 もしくは 1-8 は、ASIC 0 / コア 0 にマッピング
 +
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
 +
* ASIC は、10Gbps シングル フロー トラフィック処理をすべてのポートでサポートします
 +
Note : C9500-16X スイッチは 1xUADP 2.0 XL ASIC を備え、C9500-40X と全く同じアーキテクチャになっています  類似のポートマッピングを持ち、全体では 16 x 10G ポートを備えています
 +
 +
=== ネットワーク モジュール ===
 +
 +
Cisco Catalyst 9500 シリーズは、C9500-40X と C9500-16X スイッチのアップリンク ポートで、オプションとして 2 種類のネットワーク モジュール (画像 22.) をサポートします。デフォルトでスイッチはネットワーク モジュールを含みません。ネットワーク モジュールのすべてのポートはラインレートで、ダウンリンク ポートでサポートされるすべてのソフトウェア フィーチャは、ネットワーク モジュール ポートでもサポートされます。
 +
[[ファイル:C95 arc-22.png|なし|フレーム|画像 22. Catalyst 9500 ネットワーク モジュール]]
 +
 +
==== ネットワーク モジュールのハイライトは以下の通りです : ====
 +
 +
* アップリンク モジュールは C9500-40X と X9500-16X SKUs のみでサポートされます
 +
* モジュールは挿入すると自動で電源が入ります
 +
* OIR 対応
 +
* ACT2 認証
 +
* 10G シングル フロー トラフィック処理による、すべてのポートでラインレート
 +
* スピードは挿入されたオプティクスによって自動認識
 +
 +
=== ストレージ ===
 +
アプリケーションはビジネスに関連する様々な事例によって、エンタープライズで使用されています。エンタープライズ アプリケーションの例として、パフォーマンス モニターとプロトコル アナライザーのような管理ツール、侵入検知サービスのようなセキュリティツールセット、これらは伝統的に外部の物理 or 仮想サーバで動作します。
 +
 +
このセクションでは、サード パーティ アプリケーションをホスティングするための、プライマリ アプリケーションを備えた Catalyst 9500 スイッチでサポートされる SSD モジュールを特定します。そのモジュールはパケットキャプチャ、オペレーティング システム トレース ログ、グレースフル挿入と削除 (GIR) スナップショットなど、一般目的のストレージとしても機能します。Catalyst 9500 スイッチは、Cisco IOx (Cisco IOS と Linux を組み合わせたアプリケーション フレームワーク) として知られる Cisco アプリケーション フレームワークを使用して、KVM ベースの仮想マシン、Linux コンテナ (LXC) , Docker コンテナにコンテナ化されたアプリケーションをサポートします。
 +
 +
Cisco IOS XE は Catalyst 9500 スイッチで動作し、アプリケーション ホスティング (テーブル 4.) のために、専用のメモリ領域と CPU リソースを予約します。メモリと CPU リソースを予約することで、スイッチはユーザ アプリケーションのために分割された実行スペースを提供し、スイッチの IOS XE ランタイム プロセスを保護し、両方の完全性とパフォーマンスを確実にします。
 +
{| class="wikitable"
 +
|+テーブル 4. Catalyst 9500 アプリケーション ホスティング リソース
 +
!プラットフォーム
 +
!メモリ (GB)
 +
!CPU (コア)
 +
!USB 3.0 (GB)
 +
!M2 SATA (GB)
 +
|-
 +
|Catalyst 9500 (UADP2.0)
 +
|8
 +
|1 x 2.4Ghz
 +
|120
 +
|N/A
 +
|-
 +
|Catalyst 9500 ハイパフォーマンス (UADP3.0)
 +
|8
 +
|1 x 2.4Ghz
 +
|N/A
 +
|240 / 480 / 960
 +
|}
 +
 +
 +
Cisco Catalyst 9500 (UADP2.0) スイッチは、アプリケーション ホスティング (Cisco IOS XE 16.9.1 以降でのみ) のために、背面に 120GB の増設ストレージを、現地交換ユニット (FSU) としてサポートします。USB 3.0 ソリッド・ステート・ドライブ (SSD) はドライブの信頼性を監視するために、セルフ モニタリング、アナリシス、レポーティング テクノロジー (S.M.A.R.T.) を有効化し、ドライブの不良を予測し、様々なタイプのドライブ セルフ テストを実施します。USB 3.0 SSD モジュールは 120GB の 1 パーティションで、Cisco IOS ソフトウェアはデフォルト ファイルシステムとして、EXT4 のパーティションを作成します。
 +
 +
ストレージはスイッチの背面に位置する SSD モジュールで、シリアル・アドバンスド・テクノロジー・アタッチメント (SATA) によって、Catalyst 9500 ハイパフォーマンスでサポートされます。このモジュールは現地交換ユニットで、グレースフルな抜去のために、スイッチのストレージパネルにホット スワップ ボタンを持っています。その SSD モジュールのストレージ容量は 240GB , 480GB , 960GB で、システムはデフォルトで EXT4 をサポートします。SATA モジュールはデバイスの健康を S.M.A.R.T. でモニタするための能力を備えています。画像 23. に 9500 シリーズのストレージ オプションの概要を示します。
 +
[[ファイル:C95 arc-23.png|なし|フレーム|画像 23. Catalyst 9500 ストレージ オプション]]
 +
 +
=== パケットウォーク ===
 +
このセクションでは、Catalyst 9500 ハイパフォーマンス スイッチで、どのようにパケット フォワーディングが機能するか、ハイレベル概要を提供します。UADP 2.0 XL と UADP 3.0 はアーキテクチャ的に同様で、ユニキャスト パケットウォークは 1 つ説明します。
 +
 +
==== ASIC の入力と出力ユニキャスト フォワーディング ====
 +
画像 24. は ASIC でユニキャスト パケット フォワーディングの視覚的な表現を表しています。
 +
[[ファイル:C95 arc-24.png|なし|フレーム|画像 24. Catalyst 9500 ハイパフォーマンス ASIC のパケット ウォーク]]
 +
 +
以下がパケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。
 +
 +
# パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
 +
# パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
 +
# NIF は入力 MACsec エンジンにパケットを通過させます  その MACsec エンジンは必要に応じてパケットを復号化します  その復号化はラインレートで実行されます  そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
 +
# その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
 +
# その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します
 +
# PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します  同じ ASIC に出力ポートがあるため、結果は同じ ASIC のイーグレス・キューイング・システム (EQS) に送信されます
 +
# EQS は PBC から通知を受信し、出力処理のために送信されるパケットをスケジュールします
 +
# EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
 +
# EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
 +
# RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
 +
# 出力 FIFO はパケットを出力 MACsec に送信します
 +
# 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します  パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます
 +
 +
==== ASIC 間の入力と出力ユニキャスト フォワーディング ====
 +
画像 25. は ASIC 間でユニキャスト パケット フォワーディングの視覚的な表現を表しています。
 +
[[ファイル:C95 arc-25.png|なし|フレーム|画像 25. C9500 ハイパフォーマンス ASIC 間のパケット ウォーク]]
 +
 +
 +
以下がパケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。
 +
# パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
 +
# パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
 +
# NIF は入力 MACsec エンジンにパケットを通過させます  その MACsec エンジンは必要に応じてパケットを復号化します  その復号化はラインレートで実行されます  そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
 +
# その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
 +
# その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します
 +
# PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します  別の ASIC に出力ポートがあるため、結果は別の ASIC のイングレス・キューイング・システム (IQS) が ASIC 間接続を使用して宛先 ASIC に送信するため、スケジュールします
 +
# 宛先 ASIC の PBC は、ASIC 間接続経由で送信元 ASIC からのパケットを受信します
 +
# PBC はフレーム ディスクリプタを EQS に送信します
 +
# EQS は PBC から通知を受信し、出力処理のために送信されるパケットをスケジュールします
 +
# EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
 +
# EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
 +
# RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
 +
# 出力 FIFO はパケットを出力 MACsec に送信します
 +
# 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します  パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます
 +
 +
==== マルチキャスト フォワーディング ====
 +
画像 26. はマルチキャスト パケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。
 +
[[ファイル:C95 arc-26.png|なし|フレーム|画像 26. ASIC 内のマルチキャスト パケット ウォーク]]
 +
 +
# パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
 +
# パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
 +
# NIF は入力 MACsec エンジンにパケットを通過させます  その MACsec エンジンは必要に応じてパケットを復号化します  その復号化はラインレートで実行されます  そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
 +
# その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
 +
# その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します  この場合のフレーム ディスクリプタは、レプリケーション テーブルのポインタです
 +
# PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します  (もしレシーバーが別の ASIC であれば、IQS は ASIC 間接続経由で宛先 ASIC にパケット送信をスケジュールします)  ASIC 内のローカルにレシーバがある場合は、結果をイーグレス・キューイング・システム (EQS) に送信します
 +
# EQS は PBC から通知を受信し、結果に基づいて、アクティブ・キューイング・マネージメント (AQM) が出力ポートのリストを生成し、それらの出力ポートそれぞれにパケットをスケジュールします
 +
# EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
 +
# EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
 +
# RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
 +
# 出力 FIFO はパケットを出力 MACsec に送信します
 +
# 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します  パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます
 +
 +
=== 結論 ===
 +
Cisco Catalyst 9500 シリーズ スイッチは、Catalyst 9000 ファミリのスイッチのエンタープライズ クラス バックボーンで、包括的な高密度ポートフォリオで、100G , 40G , 25G , 10G の速度を柔軟性のあるアーキテクチャで提供します。この新しいプラットフォームは、増加した帯域幅、スケール、セキュリティ、テレメートリーによる Cisco 新世代プログラマブル UADP ASIC をベースとしています。プラットフォームは10G から 25G に、無停止な移行によって、インフラストラクチャの投資保護をサポートします。Cisco Catalyst 9500 シリーズ スイッチは、進化するハイスケールな要求と成長するエンタープライズ ネットワークに合わせ、ハイパフォーマンスを提供するために設計され、モジュラー システム アーキテクチャで構築されています。
 +
 +
=== リファレンス ===
 +
 +
* [https://www.cisco.com/c/ja_jp/products/collateral/switches/catalyst-9500-series-switches/datasheet-c78-738978.html Cisco Catalyst 9500 シリーズ スイッチ データ シート]
 +
* [https://www.cisco.com/c/ja_jp/td/docs/switches/lan/catalyst9500/hardware/install/b_catalyst_9500_hig.html Cisco Catalyst 9500 シリーズ スイッチ ハードウェア設置ガイド]
 +
* [https://www.cisco.com/c/dam/en/us/products/collateral/switches/catalyst-9000/nb-06-cat9k-ebook-cte-en.pdf Cisco Catalyst 9000 - Switching for a new era of intent-based networking]
 +
* [https://www.cisco.com/c/dam/en/us/products/collateral/switches/catalyst-9000/nb-09-25ge-100ge-wp-cte-en.pdf 25GE and 100GE – Enabling higher speeds in the enterprise with investment protection white paper]
 +
* [https://miercom.com/?ddownload=5602 Cisco Catalyst 9500 High Performance series performance validation]
 +
 +
 +
{{#seo:
 +
|title={{#if: {{{page_title|}}} | {{{page_title}}} | Cisco Catalyst 9500 アーキテクチャ ホワイトペーパー}}
 +
|titlemode={{{title_mode|}}}
 +
|keywords={{{keywords|}}}
 +
|description={{{description|}}}
 +
}}
 +
 +
[[Category:アーキテクチャ]]
「http://hkatou.net/wiki/特別:携帯機器差分/51...276」から取得

案内メニュー