「Cisco Catalyst 9500 アーキテクチャ ホワイトペーパー」の版間の差分

提供: hkatou_Lab
ナビゲーションに移動 検索に移動
(同じ利用者による、間の19版が非表示)
1行目: 1行目:
 +
このドキュメントは、hkatou Lab が [https://www.cisco.com/c/en/us/products/collateral/switches/catalyst-9500-series-switches/white-paper-c11-741484.html Cisco Catalyst 9500 Architecture White Paper] を非公式に翻訳したものです。
 +
 +
原文・画像の著作権は Cisco Systems にあります。
 +
 
=== イントロダクション ===
 
=== イントロダクション ===
 
エンタープライズ キャンパス ネットワークは、アクセスレイヤにおいて 802.11ax の導入と、高速に成長するパワフルなエンドポイントにより、かつてないほど大規模な帯域幅の増加要求をサポートするよう、根底からの変化を求められています。アクセスレイヤの帯域幅は、高速側の 25Gbps や 100Gbps に合わせて実際の速度が帯域幅比率を維持できるように、1Gbps から 2.5Gbps , 5Gbps に移行しています。
 
エンタープライズ キャンパス ネットワークは、アクセスレイヤにおいて 802.11ax の導入と、高速に成長するパワフルなエンドポイントにより、かつてないほど大規模な帯域幅の増加要求をサポートするよう、根底からの変化を求められています。アクセスレイヤの帯域幅は、高速側の 25Gbps や 100Gbps に合わせて実際の速度が帯域幅比率を維持できるように、1Gbps から 2.5Gbps , 5Gbps に移行しています。
  
−
Cisco Catalyst 9500 シリーズ スイッチは、Cisco 新世代エンタープライズ クラスのバックボーンソリューションの基盤です。これらのスイッチは、市場で最初のエンタープライズ キャンパスをターゲット・目的とした、固定 1RU コア・ディストリビューションレイヤスイッチです。
+
Cisco Catalyst 9500 シリーズ スイッチは、Cisco 新世代エンタープライズ クラスのバックボーンソリューションの基盤です。これらのスイッチは、エンタープライズ キャンパスをターゲット・目的とした、市場で最初の 100G 固定 1RU コア・ディストリビューションレイヤスイッチです。
  
−
これらのスイッチは、エンタープライズ アプリケーションのためにバッファリング能力と、特別なテープルのスケール (MAC , ルート数 , アクセスリスト) を提供します。このプラットフォームは、6.4Tbps までのスイッチング キャパシティと、20 億 pps の転送パフォーマンスを提供します。このプラットフォームは多様なキャンパス ニーズが求める、粒度の細かいポート密度でノン-ブロッキングの 100Gbps QSFP28 と、40Gbps の QSFP+ に加え、25Gbps SFP28 と 1/10 Gbps の SFP/SFP+ スイッチを提供します。
+
これらのスイッチは、エンタープライズ アプリケーションのためのバッファリング能力と、特別なテープルのスケール (MAC , ルート数 , アクセスリスト) を提供します。このプラットフォームは、6.4Tbps までのスイッチング キャパシティと、2 Bpps (20 億 pps) の転送パフォーマンスを提供します。このプラットフォームは多様なキャンパス ニーズが求める、粒度の細かいポート密度でノン-ブロッキングの 100Gbps QSFP28 と、40Gbps の QSFP+ に加え、25Gbps SFP28 と 1/10 Gbps の SFP/SFP+ スイッチを提供します。
  
 
このホワイトペーパーでは、システムデザイン、電源、冷却、ストレージ オプションを含む、新しい Cisco Catalyst 9500 シリーズのアーキテクチャ概要を提供します。
 
このホワイトペーパーでは、システムデザイン、電源、冷却、ストレージ オプションを含む、新しい Cisco Catalyst 9500 シリーズのアーキテクチャ概要を提供します。
  
 
=== プラットフォーム概要 ===
 
=== プラットフォーム概要 ===
−
Cisco Catalyst 9500 プラットフォームは固定構成から成り立ち、全面から背面のエアフローのスイッチを Cisco ユニファイドアクセス データプレーン 2.0 XL と 3.0 (UADP) アーキテクチャで構成され、これは単に投資保護だけではなく、ラージスケールと高速スループットを持たせています。このプラットフォームは、モダンなオープン Cisco IOS XE オペレーティング システムが動作し、モデル駆動プログラマビリティをサポートし、コンテナをホストするキャパシティを持ち、サードパーティ アプリをネイティブにスイッチで (x86 CPU のアーキテクチャ・ローカルストレージ・大きなメモリにしたおかげで) 動作させます。このプラットフォームはすべてのハードウェアで高可用性能力があり、プラチナ レートの冗長電源とか変速高性能ファンを持っています。Cisco Catalyst 9500 のポートフォリオ (画像 1) は、エンタープライズ キャンパスの環境で増大するパフォーマンスへの要求に答える、多様なポートスピードとポート密度のスイッチングを提供します。
+
Cisco Catalyst 9500 プラットフォームは固定構成から成り立ち、全面から背面のエアフローのスイッチを Cisco ユニファイドアクセス データプレーン (UADP)  2.0 XL と 3.0アーキテクチャで構成します。これは単なる投資保護だけではなく、ラージスケールと高速スループットを持たせています。このプラットフォームは、モダンなオープン Cisco IOS XE オペレーティング システムが動作し、モデル駆動プログラマビリティをサポートし、コンテナをホストするキャパシティを持ち、サードパーティ アプリをネイティブにスイッチで (x86 CPU のアーキテクチャ・ローカルストレージ・大きなメモリにしたおかげで) 動作させます。このプラットフォームはすべてのハードウェア コンポーネントで高可用性能力があり、プラチナ レートの冗長電源と可変速の高性能ファンを持っています。Cisco Catalyst 9500 のポートフォリオ (画像 1.) は、エンタープライズ キャンパスの環境で増大するパフォーマンスへの要求に答える、多様なポートスピードとポート密度のスイッチングを提供します。
  
 
[[ファイル:C95 arc-01.png|なし|画像 1. Cisco Catalyst 9500 シリーズ スイッチ|代替文=|フレーム]]
 
[[ファイル:C95 arc-01.png|なし|画像 1. Cisco Catalyst 9500 シリーズ スイッチ|代替文=|フレーム]]
  
−
Catalyst 9500 ポートフォリオは、新世代ハードウェア機能とスケーラビリティによる、構造上の基礎を提供します。これらのハイ パフォーマンススイッチは UADP 3.0 ASIC がベースとなっており、ASIC ごとに最大 3.2Tbps の転送キャパシティをサポートし、無印の C9500 が持つ UADP 2.0XL と比べて、大きなテーブルを持っています。両方の Catalyst 9500 スイッチは、類似のハードウェアアーキテクチャを持ち、実績のあるオペレーティング システム ソフトウェアで安定性を提供します。
 
  
−
100-GE スイッチ :
+
Catalyst 9500 ポートフォリオは、新世代ハードウェア機能とスケーラビリティによる、アーキテクチャの基礎を提供します。これらのハイ パフォーマンス スイッチは UADP 3.0 ASIC がベースとなっており、ASIC ごとに最大 3.2Tbps の転送キャパシティをサポートし、無印の C9500 が持つ UADP 2.0XL と比べて、大きなテーブルを持っています。両方の Catalyst 9500 スイッチは、類似のハードウェアアーキテクチャを持ち、実績のあるオペレーティング システム ソフトウェアによる安定性を提供します。
 +
 
 +
100GE スイッチ :
  
 
* C9500-32C - Cisco Catalyst 9500 ハイパフォーマンス シリーズ 2xUADP 3.0 ASIC と 32x 100GE QSFP28 ポート
 
* C9500-32C - Cisco Catalyst 9500 ハイパフォーマンス シリーズ 2xUADP 3.0 ASIC と 32x 100GE QSFP28 ポート
36行目: 41行目:
 
* C9500-16X - Cisco Catalyst 9500 シリーズ UADP 2.0 XL ASIC と16x10GE SFP+ + 2x40/8x10GE ポート
 
* C9500-16X - Cisco Catalyst 9500 シリーズ UADP 2.0 XL ASIC と16x10GE SFP+ + 2x40/8x10GE ポート
  
−
ノート : Cisco Catalyst 9500 シリーズの型式ネーミング ルールは、サポートするポートのスピードを含んでいます
+
'''ノート :''' Cisco Catalyst 9500 シリーズの型式ネーミング ルールは、サポートするポートのスピードを含んでいます
  
 
C9500 - Catalyst スイッチ ファミリーであることを示す
 
C9500 - Catalyst スイッチ ファミリーであることを示す
48行目: 53行目:
 
このセクションでは、Catalyst 9500 シリーズスイッチの高レベルな見どころを説明します。Catalyst 9500 スイッチは、以下をサポートします:
 
このセクションでは、Catalyst 9500 シリーズスイッチの高レベルな見どころを説明します。Catalyst 9500 スイッチは、以下をサポートします:
  
−
* 8 個の SKU オプション : システムに最適なポートスピード・ポート密度・ネットワーク スケールを選択してください。
+
* '''8 個の SKU オプション :''' システムに最適なポートスピード・ポート密度・ネットワーク スケールを選択してください。
−
* 2 個までのプラチナ レート PSU : 1.6KW AC/DC か 950W/930W AC/DC 電源は、1:1 の電源冗長
+
* '''2 個までのプラチナ レート PSU :''' 1.6KW AC/DC か 950W/930W AC/DC 電源は、1:1 の電源冗長
−
* 新世代高効率可変速ファン : N+1 か 1+1 ファン/ファントレイ 冗長と、最大 24000 RPM のファンスピード
+
* '''新世代高効率可変速ファン :''' N+1 か 1+1 ファン/ファントレイ 冗長と、最大 24000 RPM のファンスピード
−
* マルチレート オプティクス : すべての QSFP28 ポートが異なるスピードの 100/40/25/10/1G をサポートし、すべての QSFP+ ポートが異なるスピードの 4010/1G をサポート
+
* '''マルチレート オプティクス :''' すべての QSFP28 ポートが異なるスピードの 100/40/25/10/1G をサポートし、すべての QSFP+ ポートが異なるスピードの 4010/1G をサポート
−
* 120G USB3.0 か、960G M2 SATA 外部 SSD ストレージ : 主にサードパーティ アプリケーションのホスティング用
+
* '''120G USB3.0 か、960G M2 SATA 外部 SSD ストレージ :''' 主にサードパーティ アプリケーションのホスティング用
  
 
=== スイッチデザイン ===
 
=== スイッチデザイン ===
60行目: 65行目:
 
[[ファイル:C95 arc-04.png|なし|フレーム|画像 4. C9500-24Q/12Q ボードレイアウト]]
 
[[ファイル:C95 arc-04.png|なし|フレーム|画像 4. C9500-24Q/12Q ボードレイアウト]]
 
[[ファイル:C95 arc-05.png|なし|フレーム|画像 5. C9500-40X/16X ボードレイアウト]]
 
[[ファイル:C95 arc-05.png|なし|フレーム|画像 5. C9500-40X/16X ボードレイアウト]]
 +
  
  
86行目: 92行目:
 
{| class="wikitable"
 
{| class="wikitable"
 
|+
 
|+
 +
テーブル 1. Cisco Catalyst 9500 AC PSU LEDs
 
!LED
 
!LED
 
!色
 
!色
91行目: 98行目:
 
!備考
 
!備考
 
|-
 
|-
−
|緑
+
|'''緑'''
 
|[[ファイル:Gray circle.png|フレームなし]]
 
|[[ファイル:Gray circle.png|フレームなし]]
 
|off
 
|off
 
|電源入力なし
 
|電源入力なし
 
|-
 
|-
−
|緑
+
|'''緑'''
 
|[[ファイル:Green circle.png|フレームなし]]
 
|[[ファイル:Green circle.png|フレームなし]]
 
|点滅
 
|点滅
 
|12V メインがオフ、12V スタンバイ電源がオン
 
|12V メインがオフ、12V スタンバイ電源がオン
 
|-
 
|-
−
|緑
+
|'''緑'''
 
|[[ファイル:Green circle.png|フレームなし]]
 
|[[ファイル:Green circle.png|フレームなし]]
 
|点灯
 
|点灯
 
|12V メインがオン
 
|12V メインがオン
 
|-
 
|-
−
|橙
+
|'''橙'''
 
|[[ファイル:Amber circle.png|フレームなし]]
 
|[[ファイル:Amber circle.png|フレームなし]]
 
|点滅
 
|点滅
 
|12V メインで警告が検出
 
|12V メインで警告が検出
 
|-
 
|-
−
|橙
+
|'''橙'''
 
|[[ファイル:Amber circle.png|フレームなし]]
 
|[[ファイル:Amber circle.png|フレームなし]]
 
|点灯
 
|点灯
120行目: 127行目:
 
Cisco Catalyst 9500 ハイパフォーマンス SKU は、スイッチのリアに前面から背面エアフローの、ホットスワップと現地交換可能な可変速ファントレイ (ファンモジュールが 2 重になった、2 つのファントレイ) をサポートします。Cisco Catalyst 9500 UADP 2.0 XL ベースの SKU は、スイッチのリアにホットスワップと現地交換可能な可変速モジュラーファン ( 5 つの個別ファンモジュール) をサポートします。これらのファンとファントレイ ユニットは、活線挿抜と最大ファン回転数 24000rpm をサポートします。ファン ユニットは、スイッチ全体とインターフェースの冷却と、温度のしきい値を超えたときにアラームをトリガするための環境モニタに対する責任を持ちます。スイッチは複数箇所の周辺温度を監視するためのオンボード温度センサーを装備し、ファン速度を調整するための温度イベントをシステムに報告します。スイッチは 1 つの個別ファン or 1 つのファントレイのハードウェア障害まで耐えることができ、残りのファンの回転数を自動的に上げて、十分な冷却を保証します。もしスイッチが必要とする最小個数のファンを下回ったとき、スイッチはオーバーヒートからシステムを守るため、スイッチは自動的にシャットダウンされます。
 
Cisco Catalyst 9500 ハイパフォーマンス SKU は、スイッチのリアに前面から背面エアフローの、ホットスワップと現地交換可能な可変速ファントレイ (ファンモジュールが 2 重になった、2 つのファントレイ) をサポートします。Cisco Catalyst 9500 UADP 2.0 XL ベースの SKU は、スイッチのリアにホットスワップと現地交換可能な可変速モジュラーファン ( 5 つの個別ファンモジュール) をサポートします。これらのファンとファントレイ ユニットは、活線挿抜と最大ファン回転数 24000rpm をサポートします。ファン ユニットは、スイッチ全体とインターフェースの冷却と、温度のしきい値を超えたときにアラームをトリガするための環境モニタに対する責任を持ちます。スイッチは複数箇所の周辺温度を監視するためのオンボード温度センサーを装備し、ファン速度を調整するための温度イベントをシステムに報告します。スイッチは 1 つの個別ファン or 1 つのファントレイのハードウェア障害まで耐えることができ、残りのファンの回転数を自動的に上げて、十分な冷却を保証します。もしスイッチが必要とする最小個数のファンを下回ったとき、スイッチはオーバーヒートからシステムを守るため、スイッチは自動的にシャットダウンされます。
 
[[ファイル:C95 arc-08.png|なし|フレーム|画像 8. Cisco Catalyst 9500 ファンとファントレイ]]
 
[[ファイル:C95 arc-08.png|なし|フレーム|画像 8. Cisco Catalyst 9500 ファンとファントレイ]]
−
 
  
 
ファンモジュールの挿入と抜去は、ファンアセンブリのイジェクトレバーで簡単に行なえます。ファン イジェクトレバーを押し、ファンのハンドルを持ってモジュールを挿入、または抜去します。テーブル 2. にファンとファントレイの状態を示す LED を記載します。
 
ファンモジュールの挿入と抜去は、ファンアセンブリのイジェクトレバーで簡単に行なえます。ファン イジェクトレバーを押し、ファンのハンドルを持ってモジュールを挿入、または抜去します。テーブル 2. にファンとファントレイの状態を示す LED を記載します。
126行目: 132行目:
 
{| class="wikitable"
 
{| class="wikitable"
 
|+
 
|+
 +
テーブル 2. Cisco Catalyst 9500 ファン・ファン トレイ LEDs
 
!LED
 
!LED
 
!色
 
!色
131行目: 138行目:
 
!備考
 
!備考
 
|-
 
|-
−
|ファン
+
|'''ファン'''
 
|[[ファイル:Green circle.png|フレームなし]]
 
|[[ファイル:Green circle.png|フレームなし]]
 
|オフ
 
|オフ
 
|電源入力なし
 
|電源入力なし
 
|-
 
|-
−
|ファン
+
|'''ファン'''
 
|[[ファイル:Amber circle.png|フレームなし]]
 
|[[ファイル:Amber circle.png|フレームなし]]
 
|点滅
 
|点滅
 
|12V メインがオフ、12V スタンバイ電源がオン
 
|12V メインがオフ、12V スタンバイ電源がオン
 
|-
 
|-
−
|ファン
+
|'''ファン'''
 
|[[ファイル:Red circle.png|フレームなし]]
 
|[[ファイル:Red circle.png|フレームなし]]
 
|点灯
 
|点灯
154行目: 161行目:
 
Catalyst 9500 は、特定の機能をサポートを最適化し、システムリソースを設定・提供する、ラインレートのスイッチです。リソースはネットワークでスイッチの使用用途に応じて変更できます。スイッチのアーキテクチャは 4 つのメインコンポーネントから成り立っています。
 
Catalyst 9500 は、特定の機能をサポートを最適化し、システムリソースを設定・提供する、ラインレートのスイッチです。リソースはネットワークでスイッチの使用用途に応じて変更できます。スイッチのアーキテクチャは 4 つのメインコンポーネントから成り立っています。
  
−
UADP ASIC 複合体
+
* UADP ASIC 複合体
−
 
+
* X86 CPU 複合体
−
X86 CPU 複合体
+
* ASIC 相互接続
−
 
+
* フロントパネル インターフェース
−
ASIC 相互接続
 
−
 
 
−
フロントパネル インターフェース
 
  
 
画像 10. に、スイッチ コンポーネントのハイ レベル 構成図を示します。
 
画像 10. に、スイッチ コンポーネントのハイ レベル 構成図を示します。
 
[[ファイル:C95 arc-10.png|なし|フレーム|画像 10. Catalyst 9500 ハイパフォーマンス SKU ハイレベル ブロック ダイアグラム]]
 
[[ファイル:C95 arc-10.png|なし|フレーム|画像 10. Catalyst 9500 ハイパフォーマンス SKU ハイレベル ブロック ダイアグラム]]
−
 
−
 
−
UADP ASIC complex
 
−
 
−
Catalyst 9500 Series Switches are built on two variants of the UADP ASIC: UADP 2.0 XL and UADP 3.0. Both are based on a System-On-Chip (SOC) architecture. The architecture of both ASICs is similar, but the versions differ in switching capacity, port density, port speeds, buffering capability, and forwarding scalability.
 
−
 
−
UADP 2.0 XL is a third-generation, 240G, dual core ASIC optimized for next-generation Catalyst fixed or modular switches. The architecture and functionality of UADP 2.0 XL is largely unchanged from previous generation of the UADP ASIC. The UADP 2.0 XL ASIC is built using 28-nanometer technology with dual core architecture. Figure 11 shows the components of the UADP 2.0 XL ASIC.
 
  
 
=== UADP ASIC 複合体 ===
 
=== UADP ASIC 複合体 ===
 
Catalyst 9500 シリーズスイッチは、2 種類の UADP ASIC で構築されています : UADP 2.0 XL と UADP 3.0 です。両方ともシステム・オン・チップ (SoC) アーキテクチャがベースになっています。両方の ASIC でそのアーキテクチャは似通っていますが、そのバージョンの違いはスイッチングキャパシティ、ポート速度、バッファリング能力、そして転送のスケーラビリティです。
 
Catalyst 9500 シリーズスイッチは、2 種類の UADP ASIC で構築されています : UADP 2.0 XL と UADP 3.0 です。両方ともシステム・オン・チップ (SoC) アーキテクチャがベースになっています。両方の ASIC でそのアーキテクチャは似通っていますが、そのバージョンの違いはスイッチングキャパシティ、ポート速度、バッファリング能力、そして転送のスケーラビリティです。
  
−
UADP 2.0 XL は第 3 世代で、次世代 Catalyst の固定 or モジュラースイッチに最適化された、240G デュアルコア ASIC です。UADP 2.0 XL のアーキテクチャと機能は、全世代の UADP ASIC から大きくは変わっていません。その UADP 2.0 XL ASIC はデュアルコア アーキテクチャの 28 ナノメーターの技術で構築されています。画像 11. に UADP XL ASIC のコンポーネントを示します。
+
UADP 2.0 XL は第 3 世代で、次世代 Catalyst の固定 or モジュラースイッチに最適化された、240G デュアルコア ASIC です。UADP 2.0 XL のアーキテクチャと機能は、全世代の UADP ASIC から大きくは変わっていません。その UADP 2.0 XL ASIC はデュアルコア アーキテクチャの 28 ナノメーター技術で構築されています。画像 11. に UADP XL ASIC のコンポーネントを示します。
 
[[ファイル:C95 arc-11.png|なし|フレーム|画像 11. UADP 2.0 XL ブロック ダイアグラム]]
 
[[ファイル:C95 arc-11.png|なし|フレーム|画像 11. UADP 2.0 XL ブロック ダイアグラム]]
−
 
  
 
UADP 2.0 XL のキーとなる能力 :
 
UADP 2.0 XL のキーとなる能力 :
  
−
* パケット・スイッチング帯域幅 : 240G (コアあたり 120G)
+
* '''パケット・スイッチング帯域幅 :''' 240G (コアあたり 120G)
−
* 転送パフォーマンス : 375Mpps
+
* '''転送パフォーマンス :''' 375Mpps
−
* スタック帯域幅 720G (2x360G / リング)
+
* '''スタック帯域幅 :''' 720G (2x360G / リング)
−
* FIB テーブル : 128K/64K IPv4 / IPv6 ホストルートと、64K/32K IPv4 / IPv6 最長プレフィクス該当エントリ
+
* '''FIB テーブル :''' 128K/64K IPv4 / IPv6 ホストルートと、64K/32K IPv4 / IPv6 最長プレフィクス該当エントリ
−
* 共有パケットバッファ : 32MB (コアあたり 16MB)
+
* '''共有パケットバッファ :''' 32MB (コアあたり 16MB)
−
* 専用 NetFlow ブロック : 128K(IPv4) / 64K(IPv6) (コアあたり 64K/32K)
+
* '''専用 NetFlow ブロック :''' 128K(IPv4) / 64K(IPv6) (コアあたり 64K/32K)
−
* TCAM ACL : 54K 全体キャパシティ
+
* '''TCAM ACL :''' 54K 全体キャパシティ
−
 
 
−
 
 
−
The UADP 3.0 ASIC is based on the next-generation UADP 2.0 architecture, using a 16-nanometer technology that offers significantly larger tables and bandwidth compared to all other UADP ASICs. Figure 12 shows the components of the UADP 3.0 ASIC.
 
−
 
 
−
 
 
−
UADP 3.0 ASIC は、UADP 2.0 アーキテクチャをベースにした次世代のもので、16 ナノメーターにより、他のすべておn UADP ASICs と比べて、さらに大きなテーブルと帯域幅を提供します。画像 12. に UADP 3.0 ASIC のコンポーネントを示します。
 
−
 
 
−
[[ファイル:C95 arc-12.png|なし|フレーム|画像 12. UADP 3.0 ASIC ブロック ダイアグラム]]
 
  
 +
UADP 3.0 ASIC は、UADP 2.0 アーキテクチャをベースにした次世代のもので、16 ナノメーター技術により、他のすべての UADP ASICs と比べて、さらに大きなテーブルと帯域幅を提供します。画像 12. に UADP 3.0 ASIC のコンポーネントを示します。[[ファイル:C95 arc-12.png|なし|フレーム|画像 12. UADP 3.0 ASIC ブロック ダイアグラム]]
  
 
UADP 3.0 のキーとなる能力 :
 
UADP 3.0 のキーとなる能力 :
  
−
* パケット・スイッチング帯域幅 : 1600G (コアあたり 800G)
+
* '''パケット・スイッチング帯域幅 :''' 1600G (コアあたり 800G)
−
* 転送パフォーマンス : 1Bpps (コアあたり 500Mpps)
+
* '''転送パフォーマンス :''' 1Bpps (コアあたり 500Mpps)
−
* ASIC 相互接続 : 合計 800G 帯域幅を持つ、2 つのポイント・ツー・ポイント リンク
+
* '''ASIC 相互接続 :''' 合計 800G 帯域幅を持つ、2 つのポイント・ツー・ポイント リンク
−
* FIB テーブル : IPv6 の構築に最適化された、416K の 2 倍幅テーブル
+
* '''FIB テーブル :''' IPv6 の構築に最適化された、416K の 2 倍幅テーブル
−
* ユニファイド パケットバッファ : 両方のコアで共有の 36MB
+
* '''ユニファイド パケットバッファ :''' 両方のコアで共有の 36MB
−
* 専用 NetFlow ブロック : 128K(IPv4) まで、IPv6 2 倍幅共有テーブル
+
* '''専用 NetFlow ブロック :''' 128K(IPv4) まで、IPv6 2 倍幅共有テーブル
−
* TCAM ACL : 54K 全体キャパシティ
+
* '''TCAM ACL :''' 54K 全体キャパシティ
−
 
 
  
−
'''ノート :''' UADP 3.0 はパケット サイズ 187 バイト以上でラインレートの転送パフォーマンスを獲得しています。テーブル 3. に UADP 2.0 XL と UADP 3.0 ASICs のハイレベル差分を示します。
+
'''ノート :''' UADP 3.0 はパケット サイズ 187 バイト以上でラインレートの転送パフォーマンスを獲得しています テーブル 3. に UADP 2.0 XL と UADP 3.0 ASICs のハイレベル差分を示します
  
 
{| class="wikitable"
 
{| class="wikitable"
264行目: 252行目:
  
 
[[ファイル:C95 arc-13.png|なし|フレーム|画像 13. X86 CPU 複合体]]
 
[[ファイル:C95 arc-13.png|なし|フレーム|画像 13. X86 CPU 複合体]]
−
 
−
 
  
 
=== ASIC 相互接続 ===
 
=== ASIC 相互接続 ===
−
Catalyst 9500 スイッチは、スタックポートが無い、固定コアと集約スイッチです。スタックポートが無いことから、ASIC 相互接続リンクは ASIC 間のコミュニケーションに使用されます。コミュニケーションは ASIC のコアもしくはコア間でローカルにスイッチングされ、ASIC 内のローカルポートに向かうパケットは ASIC 相互接続リンクを使用しません。ASIC 相互接続の目的は、複数の UADP ASICs 間のデータ移動にあります。
+
Catalyst 9500 スイッチは、スタックポートが無い、固定型のコアと集約スイッチです。スタックポートが無いことから、ASIC 相互接続リンクは ASIC 間のコミュニケーションに使用されます。コミュニケーションは ASIC のコアもしくはコア間でローカルにスイッチングされ、ASIC 内のローカルポートに向かうパケットは ASIC 相互接続リンクを使用しません。ASIC 相互接続の目的は、複数の UADP ASICs 間のデータ移動にあります。
  
 
UADP 3.0 は 2 つの相互接続リンクを持ち、全体のパケット帯域幅は 800Gbps になります。
 
UADP 3.0 は 2 つの相互接続リンクを持ち、全体のパケット帯域幅は 800Gbps になります。
292行目: 278行目:
 
イーサネット物理レイヤ (PHY) は、リンク層デバイス (多くの場合は MAC) を、トランシーバなどの物理媒体に接続します。PHY は Catalyst 9500 スイッチではイーサネットトランシーバに完全に統合されており、フロントパネルポートに挿入されたオプティクスで複数の速度 (10,25,40,100GE) をサポートするため、ASIC レーンのステアリングとマッピングをサポートします。
 
イーサネット物理レイヤ (PHY) は、リンク層デバイス (多くの場合は MAC) を、トランシーバなどの物理媒体に接続します。PHY は Catalyst 9500 スイッチではイーサネットトランシーバに完全に統合されており、フロントパネルポートに挿入されたオプティクスで複数の速度 (10,25,40,100GE) をサポートするため、ASIC レーンのステアリングとマッピングをサポートします。
  
−
[[ファイル:C95 arc-16.png|なし|フレーム|画像 16. C9500-32C ハイレベル ブロック ダイアグラム]]Highlights of the C9500-32C Switch include:
+
[[ファイル:C95 arc-16.png|なし|フレーム|画像 16. C9500-32C ハイレベル ブロック ダイアグラム]]
 +
 
 +
==== C9500-32C スイッチのハイライトは以下の通りです : ====
 +
 
 +
* 2x1 コンフィギュレーションモードの 16 列 QSFP28 ケージ
 +
* それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES 接続を持ちます
 +
** それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 4x10G スピード  もしくは 100G QSFP28 オプティクスで4x25G スピード
 +
** インターフェーススピードは、挿入されたトランシーバ モジュールがベースになります
 +
* 32 QSFP28 イーサネットポート
 +
** QSFP+ / QSFP28 トランシーバモジュールによる 40G or 100G or CVR アダプタ + SFP による 10G/1G
 +
* ポートマッピング
 +
** ポート 1-8 は ASIC 0 / コア 1 , ポート 9-16 は ASIC 0 / コア 0 にマッピング
 +
** ポート 17-24 は ASIC 1 / コア 1 , ポート 25-32 は ASIC 1 / コア 0 にマッピング
 +
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
 +
* アドバンスド フォワーディング ASIC は、すべてのポートで 100Gbps シングル フロートラフィック処理をサポートします
 +
 
  
−
●     16 columns of QSFP28 cage in 2x1 configuration mode
+
画像 17. にC9500-32QC スイッチコンポーネントのハイレベル概要を提供します。
 +
[[ファイル:C95 arc-17.png|なし|フレーム|画像 17. C9500-32QC ハイレベル ブロック ダイアグラム]]
  
−
●     Each QSFP28 cage has 8 northbound SERDES connections back to the ASIC
+
==== C9500-32QC スイッチのハイライトは以下の通りです : ====
 +
* 2x1 コンフィギュレーションモードにの 16 列 QSFP28 ケージ
 +
* それぞれの QSFP28 ケージは、ASIC に向かう 4 つのノースバウンド SERDES 接続を持ちます
 +
** それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 2x20G スピード  もしくは 100G QSFP28 オプティクスで4x25G スピード
 +
** インターフェーススピードは、CLI ベース
 +
* 32 QSFP28 イーサネットポート
 +
** QSFP+ / QSFP28 トランシーバモジュールによる 40G or 100G or CVR アダプタ + SFP による 10G/1G
 +
* ポートマッピング
 +
** ポート 1-16 は ASIC 0 / コア 1 , ポート 17-32 は ASIC 0 / コア 0 にマッピング
 +
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
 +
* デフォルトポート コンフィギュレーションは、
 +
** ポート 1-24 は 40G インターフェースとして有効化・アクティブになります
 +
** ポート 25-32 は 40G インターフェースですが、インアクティブです
 +
** ポート 45-48 は 100G インターフェースとしてアクティブになります
 +
** 100G ポートの有効化 or 無効化は、"enable / no enable" インターフェース コマンドを使用して行います
 +
* アドバンスド フォワーディング ASIC は、100Gbps シングル フロー トラフィック処理を 100G 設定ポートでサポートし、20G シングル フロー トラフィック処理をすべての 40G ポートでサポートします
  
−
◦    Each SERDES connection operates at either 4x10G speed for 40G QSFP+ optics, or 4x25G speed for 100G QSPF28 optics
 
  
−
◦    Interface speeds are based on the transceiver module inserted
+
画像 18. にC9500-32QC スイッチでサポートされる、ポートコンフィギュレーションモードを示します。
 +
[[ファイル:C95 arc-18.png|なし|フレーム|画像 18. C9500-32QC ポート コンフィギュレーション モード]]
  
−
●     32 QSFP28 Ethernet ports
 
  
−
◦    40G or 100G with a QSFP+/QSFP28 transceiver module or 10G/1G with a CVR adaptor
+
画像 19. に C9500-48Y4C スイッチ コンポーネントのハイレベル概要を提供します。
 +
[[ファイル:C95 arc-19.png|なし|フレーム|画像 19. C9500-48Y4C ハイレベル ブロック ダイアグラム]]
  
−
●     Port mapping
+
==== C9500-48Y4C スイッチのハイライトは以下の通りです : ====
  
−
◦    Ports 1-8 are mapped to ASIC0/Core1 and ports 9-16 are mapped to ASIC0/Core0
+
* 2x1 コンフィギュレーションモードの 12 列 SFP28 ケージと、2x1 コンフィギュレーションモードの 2 列 QSFP28 ケージ
 +
* それぞれの SFP28 ケージは、ASIC に向かう 24 つのノースバウンド SERDES 接続を持ちます
 +
** それぞれの SERDES は次のどちらかで動作します  SFP28 オプティクスによる 25G スピード  もしくは SFP+ オプティクスで 10G スピード
 +
** インターフェーススピードは、挿入されたトランシーバ モジュール ベース
 +
* それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES を持ちます
 +
** それぞれの SERDES 接続は 40G QSFP+ オプティクスで 4x10G スピード  もしくは 100G QSFP28 オプティクスで 4x25G スピード
 +
* ポートマッピング
 +
** ポート 1-24 と 49-50 は ASIC 0 / コア 1 にマッピング
 +
** ポート 25-48 と 51-52 は ASIC 0 / コア 0 にマッピング
 +
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
 +
* アドバンスド フォワーディング ASIC は、100Gbps シングル フロー トラフィック処理をアップリンク ポートでサポートし、25G シングル フロー トラフィック処理をダウンリンク ポートでサポートします
  
−
◦    Ports 17-24 are mapped to ASIC1/Core1 and ports 25-32 are mapped to ASIC1/Core0
+
Note : C9500-24Y4C スイッチは 1xUADP 3.0 ASIC を備え、C9500-48Y4C と全く同じアーキテクチャになっています  類似のポートマッピングを持ち、全体では 24 x 25G/10G/1G ポートと 4 x QSFP28 イーサネット アップリンク ポートを備えています
  
−
●     Power to the optics are enabled by the onboard controller, which turns on as the module are inserted into the front- panel cage
+
画像 20. に C9500-24Q スイッチ コンポーネントのハイレベル概要を提供します。
 +
[[ファイル:C95 arc-20.png|なし|フレーム|画像 20. C9500-24Q ハイレベル ブロック ダイアグラム]]
  
−
●     The advanced-forwarding ASIC supports 100-Gbps single-flow traffic processing on all ports
+
==== C9500-24Q スイッチのハイライトは以下の通りです : ====
 +
* 2x1 コンフィギュレーションモードの 3 列 QSFP28 ケージ
 +
* それぞれの QSFP+ ケージは、ASIC に向かう 8 つのノースバウンド SERDES 接続を持ちます
 +
** それぞれの SERDES は 10G スピードで動作します
 +
** インターフェーススピードは、挿入されたトランシーバ モジュール ベース
 +
* 24 QSFP イーサネット ポート
 +
** QSFP+ / QSFP28 トランシーバモジュールによる 40G or 100G or CVR アダプタ + SFP による 10G/1G
 +
* ポートマッピング
 +
** ポート 1-3 は ASIC 3 / コア 1 にマッピングと、ポート 4-6 は ASIC 3 / コア 0 にマッピング
 +
** ポート 7-9 は ASIC 2 / コア 1 にマッピングと、ポート 10-12 は ASIC 2 / コア 0 にマッピング
 +
** ポート 13-15 は ASIC 1 / コア 1 にマッピングと、ポート 16-18 は ASIC 1 / コア 0 にマッピング
 +
** ポート 19-21 は ASIC 0 / コア 1 にマッピングと、ポート 22-24 は ASIC 0 / コア 0 にマッピング
 +
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
 +
* ASIC は、10Gbps シングル フロー トラフィック処理をすべてのポートでサポートします
 +
Note : C9500-12Q スイッチは 2xUADP 2.0 XL ASIC を備え、C9500-24Q と全く同じアーキテクチャになっています  類似のポートマッピングを持ち、全体では 24 x 40G ポートを備えています
  
−
Figure 17 provides a high-level overview of the C9500-32QC switch components.
 
  
−
==== C9500-32C スイッチのハイライトは以下の通りです : ====
+
画像 21. に C9500-40X スイッチ コンポーネントのハイレベル概要を提供します。
 +
[[ファイル:C95 arc-21.png|なし|フレーム|画像 21. C9500-40X ハイレベル ブロック ダイアグラム]]
  
−
* 2x1 コンフィギュレーションモードに 16 列の QSFP28 ケージ
+
==== C9500-40X スイッチのハイライトは以下の通りです : ====
−
* それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES 接続を持ちます
+
* 2x1 コンフィギュレーションモードの 12/8 列 SFP+ ケージ
−
* それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 4x10 スピード。もしくは QSFP28 オプティクスで4x25G スピード。
+
* それぞれの SFP+ ケージは、ASIC に向かう 24 つのノースバウンド SERDES 接続を持ちます
−
* インターフェーススピードは、挿入されたトランシーバ モジュールがベースになります。
+
** それぞれの SERDES は 10G スピードで動作します
−
* 32 QSFP28 イーサネットポート
+
** インターフェーススピードは、挿入されたトランシーバ モジュール ベース
−
* QSFP+ / QSFP28 トランシーバモジュールによる 40G or 100G or CVR アダプタ + SFP による 10G/1G
+
* 40 SFP+ イーサネット ポート
 +
** SFP+ / SFP トランシーバモジュールによる 10G or 1G
 
* ポートマッピング
 
* ポートマッピング
−
* ポート 1-8 は ASIC 0 / コア 1 , ポート 9-16 は ASIC 0 / コア 0 にマッピング
+
** ポート 1-12 は ASIC 1 / コア 1 にマッピングと、ポート 13-24 は ASIC 1 / コア 0 にマッピング
−
* ポート 17-24 は ASIC 1 / コア 1 , ポート 25-32 は ASIC 1 / コア 0 にマッピング
+
** ポート 25-936は ASIC 0 / コア 1 にマッピングと、ポート 37-40 は ASIC 0 / コア 0 にマッピング
 +
** アップリンクポート 41-42 もしくは 1-8 は、ASIC 0 / コア 0 にマッピング
 
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
 
* オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
−
* アドバンスド フォワーディング ASIC は、すべてのポートで 100Gbps シングル フロートラフィック処理をサポートします
+
* ASIC は、10Gbps シングル フロー トラフィック処理をすべてのポートでサポートします
 +
Note : C9500-16X スイッチは 1xUADP 2.0 XL ASIC を備え、C9500-40X と全く同じアーキテクチャになっています  類似のポートマッピングを持ち、全体では 16 x 10G ポートを備えています
 +
 
 +
=== ネットワーク モジュール ===
 +
 
 +
Cisco Catalyst 9500 シリーズは、C9500-40X と C9500-16X スイッチのアップリンク ポートで、オプションとして 2 種類のネットワーク モジュール (画像 22.) をサポートします。デフォルトでスイッチはネットワーク モジュールを含みません。ネットワーク モジュールのすべてのポートはラインレートで、ダウンリンク ポートでサポートされるすべてのソフトウェア フィーチャは、ネットワーク モジュール ポートでもサポートされます。
 +
[[ファイル:C95 arc-22.png|なし|フレーム|画像 22. Catalyst 9500 ネットワーク モジュール]]
 +
 
 +
==== ネットワーク モジュールのハイライトは以下の通りです : ====
 +
 
 +
* アップリンク モジュールは C9500-40X と X9500-16X SKUs のみでサポートされます
 +
* モジュールは挿入すると自動で電源が入ります
 +
* OIR 対応
 +
* ACT2 認証
 +
* 10G シングル フロー トラフィック処理による、すべてのポートでラインレート
 +
* スピードは挿入されたオプティクスによって自動認識
 +
 
 +
=== ストレージ ===
 +
アプリケーションはビジネスに関連する様々な事例によって、エンタープライズで使用されています。エンタープライズ アプリケーションの例として、パフォーマンス モニターとプロトコル アナライザーのような管理ツール、侵入検知サービスのようなセキュリティツールセット、これらは伝統的に外部の物理 or 仮想サーバで動作します。
 +
 
 +
このセクションでは、サード パーティ アプリケーションをホスティングするための、プライマリ アプリケーションを備えた Catalyst 9500 スイッチでサポートされる SSD モジュールを特定します。そのモジュールはパケットキャプチャ、オペレーティング システム トレース ログ、グレースフル挿入と削除 (GIR) スナップショットなど、一般目的のストレージとしても機能します。Catalyst 9500 スイッチは、Cisco IOx (Cisco IOS と Linux を組み合わせたアプリケーション フレームワーク) として知られる Cisco アプリケーション フレームワークを使用して、KVM ベースの仮想マシン、Linux コンテナ (LXC) , Docker コンテナにコンテナ化されたアプリケーションをサポートします。
 +
 
 +
Cisco IOS XE は Catalyst 9500 スイッチで動作し、アプリケーション ホスティング (テーブル 4.) のために、専用のメモリ領域と CPU リソースを予約します。メモリと CPU リソースを予約することで、スイッチはユーザ アプリケーションのために分割された実行スペースを提供し、スイッチの IOS XE ランタイム プロセスを保護し、両方の完全性とパフォーマンスを確実にします。
 +
{| class="wikitable"
 +
|+テーブル 4. Catalyst 9500 アプリケーション ホスティング リソース
 +
!プラットフォーム
 +
!メモリ (GB)
 +
!CPU (コア)
 +
!USB 3.0 (GB)
 +
!M2 SATA (GB)
 +
|-
 +
|Catalyst 9500 (UADP2.0)
 +
|8
 +
|1 x 2.4Ghz
 +
|120
 +
|N/A
 +
|-
 +
|Catalyst 9500 ハイパフォーマンス (UADP3.0)
 +
|8
 +
|1 x 2.4Ghz
 +
|N/A
 +
|240 / 480 / 960
 +
|}
 +
 
 +
 
 +
Cisco Catalyst 9500 (UADP2.0) スイッチは、アプリケーション ホスティング (Cisco IOS XE 16.9.1 以降でのみ) のために、背面に 120GB の増設ストレージを、現地交換ユニット (FSU) としてサポートします。USB 3.0 ソリッド・ステート・ドライブ (SSD) はドライブの信頼性を監視するために、セルフ モニタリング、アナリシス、レポーティング テクノロジー (S.M.A.R.T.) を有効化し、ドライブの不良を予測し、様々なタイプのドライブ セルフ テストを実施します。USB 3.0 SSD モジュールは 120GB の 1 パーティションで、Cisco IOS ソフトウェアはデフォルト ファイルシステムとして、EXT4 のパーティションを作成します。
 +
 
 +
ストレージはスイッチの背面に位置する SSD モジュールで、シリアル・アドバンスド・テクノロジー・アタッチメント (SATA) によって、Catalyst 9500 ハイパフォーマンスでサポートされます。このモジュールは現地交換ユニットで、グレースフルな抜去のために、スイッチのストレージパネルにホット スワップ ボタンを持っています。その SSD モジュールのストレージ容量は 240GB , 480GB , 960GB で、システムはデフォルトで EXT4 をサポートします。SATA モジュールはデバイスの健康を S.M.A.R.T. でモニタするための能力を備えています。画像 23. に 9500 シリーズのストレージ オプションの概要を示します。
 +
[[ファイル:C95 arc-23.png|なし|フレーム|画像 23. Catalyst 9500 ストレージ オプション]]
 +
 
 +
=== パケットウォーク ===
 +
このセクションでは、Catalyst 9500 ハイパフォーマンス スイッチで、どのようにパケット フォワーディングが機能するか、ハイレベル概要を提供します。UADP 2.0 XL と UADP 3.0 はアーキテクチャ的に同様で、ユニキャスト パケットウォークは 1 つ説明します。
 +
 
 +
==== ASIC の入力と出力ユニキャスト フォワーディング ====
 +
画像 24. は ASIC でユニキャスト パケット フォワーディングの視覚的な表現を表しています。
 +
[[ファイル:C95 arc-24.png|なし|フレーム|画像 24. Catalyst 9500 ハイパフォーマンス ASIC のパケット ウォーク]]
 +
 
 +
以下がパケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。
 +
 
 +
# パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
 +
# パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
 +
# NIF は入力 MACsec エンジンにパケットを通過させます  その MACsec エンジンは必要に応じてパケットを復号化します  その復号化はラインレートで実行されます  そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
 +
# その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
 +
# その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します
 +
# PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します  同じ ASIC に出力ポートがあるため、結果は同じ ASIC のイーグレス・キューイング・システム (EQS) に送信されます
 +
# EQS は PBC から通知を受信し、出力処理のために送信されるパケットをスケジュールします
 +
# EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
 +
# EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
 +
# RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
 +
# 出力 FIFO はパケットを出力 MACsec に送信します
 +
# 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します  パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます
 +
 
 +
==== ASIC 間の入力と出力ユニキャスト フォワーディング ====
 +
画像 25. は ASIC 間でユニキャスト パケット フォワーディングの視覚的な表現を表しています。
 +
[[ファイル:C95 arc-25.png|なし|フレーム|画像 25. C9500 ハイパフォーマンス ASIC 間のパケット ウォーク]]
 +
 
 +
 
 +
以下がパケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。
 +
# パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
 +
# パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
 +
# NIF は入力 MACsec エンジンにパケットを通過させます  その MACsec エンジンは必要に応じてパケットを復号化します  その復号化はラインレートで実行されます  そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
 +
# その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
 +
# その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します
 +
# PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します  別の ASIC に出力ポートがあるため、結果は別の ASIC のイングレス・キューイング・システム (IQS) が ASIC 間接続を使用して宛先 ASIC に送信するため、スケジュールします
 +
# 宛先 ASIC の PBC は、ASIC 間接続経由で送信元 ASIC からのパケットを受信します
 +
# PBC はフレーム ディスクリプタを EQS に送信します
 +
# EQS は PBC から通知を受信し、出力処理のために送信されるパケットをスケジュールします
 +
# EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
 +
# EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
 +
# RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
 +
# 出力 FIFO はパケットを出力 MACsec に送信します
 +
# 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します  パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます
 +
 
 +
==== マルチキャスト フォワーディング ====
 +
画像 26. はマルチキャスト パケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。
 +
[[ファイル:C95 arc-26.png|なし|フレーム|画像 26. ASIC 内のマルチキャスト パケット ウォーク]]
 +
 
 +
# パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
 +
# パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
 +
# NIF は入力 MACsec エンジンにパケットを通過させます  その MACsec エンジンは必要に応じてパケットを復号化します  その復号化はラインレートで実行されます  そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
 +
# その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
 +
# その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します  この場合のフレーム ディスクリプタは、レプリケーション テーブルのポインタです
 +
# PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します  (もしレシーバーが別の ASIC であれば、IQS は ASIC 間接続経由で宛先 ASIC にパケット送信をスケジュールします)  ASIC 内のローカルにレシーバがある場合は、結果をイーグレス・キューイング・システム (EQS) に送信します
 +
# EQS は PBC から通知を受信し、結果に基づいて、アクティブ・キューイング・マネージメント (AQM) が出力ポートのリストを生成し、それらの出力ポートそれぞれにパケットをスケジュールします
 +
# EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
 +
# EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
 +
# RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
 +
# 出力 FIFO はパケットを出力 MACsec に送信します
 +
# 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します  パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます
 +
 
 +
=== 結論 ===
 +
Cisco Catalyst 9500 シリーズ スイッチは、Catalyst 9000 ファミリのスイッチのエンタープライズ クラス バックボーンで、包括的な高密度ポートフォリオで、100G , 40G , 25G , 10G の速度を柔軟性のあるアーキテクチャで提供します。この新しいプラットフォームは、増加した帯域幅、スケール、セキュリティ、テレメートリーによる Cisco 新世代プログラマブル UADP ASIC をベースとしています。プラットフォームは10G から 25G に、無停止な移行によって、インフラストラクチャの投資保護をサポートします。Cisco Catalyst 9500 シリーズ スイッチは、進化するハイスケールな要求と成長するエンタープライズ ネットワークに合わせ、ハイパフォーマンスを提供するために設計され、モジュラー システム アーキテクチャで構築されています。
 +
 
 +
=== リファレンス ===
 +
 
 +
* [https://www.cisco.com/c/ja_jp/products/collateral/switches/catalyst-9500-series-switches/datasheet-c78-738978.html Cisco Catalyst 9500 シリーズ スイッチ データ シート]
 +
* [https://www.cisco.com/c/ja_jp/td/docs/switches/lan/catalyst9500/hardware/install/b_catalyst_9500_hig.html Cisco Catalyst 9500 シリーズ スイッチ ハードウェア設置ガイド]
 +
* [https://www.cisco.com/c/dam/en/us/products/collateral/switches/catalyst-9000/nb-06-cat9k-ebook-cte-en.pdf Cisco Catalyst 9000 - Switching for a new era of intent-based networking]
 +
* [https://www.cisco.com/c/dam/en/us/products/collateral/switches/catalyst-9000/nb-09-25ge-100ge-wp-cte-en.pdf 25GE and 100GE – Enabling higher speeds in the enterprise with investment protection white paper]
 +
* [https://miercom.com/?ddownload=5602 Cisco Catalyst 9500 High Performance series performance validation]
 +
 
  
 +
{{#seo:
 +
|title={{#if: {{{page_title|}}} | {{{page_title}}} | Cisco Catalyst 9500 アーキテクチャ ホワイトペーパー}}
 +
|titlemode={{{title_mode|}}}
 +
|keywords={{{keywords|}}}
 +
|description={{{description|}}}
 +
}}
  
−
画像 17. にC9500-32QC スイッチコンポーネントのハイレベル概要を提供します。
+
[[Category:アーキテクチャ]]
−
[[ファイル:C95 arc-17.png|なし|フレーム|画像 17. C9500-32QC ハイレベル ブロック ダイアグラム]]
 

2021年4月11日 (日) 12:17時点における版

このドキュメントは、hkatou Lab が Cisco Catalyst 9500 Architecture White Paper を非公式に翻訳したものです。

原文・画像の著作権は Cisco Systems にあります。

イントロダクション

エンタープライズ キャンパス ネットワークは、アクセスレイヤにおいて 802.11ax の導入と、高速に成長するパワフルなエンドポイントにより、かつてないほど大規模な帯域幅の増加要求をサポートするよう、根底からの変化を求められています。アクセスレイヤの帯域幅は、高速側の 25Gbps や 100Gbps に合わせて実際の速度が帯域幅比率を維持できるように、1Gbps から 2.5Gbps , 5Gbps に移行しています。

Cisco Catalyst 9500 シリーズ スイッチは、Cisco 新世代エンタープライズ クラスのバックボーンソリューションの基盤です。これらのスイッチは、エンタープライズ キャンパスをターゲット・目的とした、市場で最初の 100G 固定 1RU コア・ディストリビューションレイヤスイッチです。

これらのスイッチは、エンタープライズ アプリケーションのためのバッファリング能力と、特別なテープルのスケール (MAC , ルート数 , アクセスリスト) を提供します。このプラットフォームは、6.4Tbps までのスイッチング キャパシティと、2 Bpps (20 億 pps) の転送パフォーマンスを提供します。このプラットフォームは多様なキャンパス ニーズが求める、粒度の細かいポート密度でノン-ブロッキングの 100Gbps QSFP28 と、40Gbps の QSFP+ に加え、25Gbps SFP28 と 1/10 Gbps の SFP/SFP+ スイッチを提供します。

このホワイトペーパーでは、システムデザイン、電源、冷却、ストレージ オプションを含む、新しい Cisco Catalyst 9500 シリーズのアーキテクチャ概要を提供します。

プラットフォーム概要

Cisco Catalyst 9500 プラットフォームは固定構成から成り立ち、全面から背面のエアフローのスイッチを Cisco ユニファイドアクセス データプレーン (UADP) 2.0 XL と 3.0アーキテクチャで構成します。これは単なる投資保護だけではなく、ラージスケールと高速スループットを持たせています。このプラットフォームは、モダンなオープン Cisco IOS XE オペレーティング システムが動作し、モデル駆動プログラマビリティをサポートし、コンテナをホストするキャパシティを持ち、サードパーティ アプリをネイティブにスイッチで (x86 CPU のアーキテクチャ・ローカルストレージ・大きなメモリにしたおかげで) 動作させます。このプラットフォームはすべてのハードウェア コンポーネントで高可用性能力があり、プラチナ レートの冗長電源と可変速の高性能ファンを持っています。Cisco Catalyst 9500 のポートフォリオ (画像 1.) は、エンタープライズ キャンパスの環境で増大するパフォーマンスへの要求に答える、多様なポートスピードとポート密度のスイッチングを提供します。

画像 1. Cisco Catalyst 9500 シリーズ スイッチ


Catalyst 9500 ポートフォリオは、新世代ハードウェア機能とスケーラビリティによる、アーキテクチャの基礎を提供します。これらのハイ パフォーマンス スイッチは UADP 3.0 ASIC がベースとなっており、ASIC ごとに最大 3.2Tbps の転送キャパシティをサポートし、無印の C9500 が持つ UADP 2.0XL と比べて、大きなテーブルを持っています。両方の Catalyst 9500 スイッチは、類似のハードウェアアーキテクチャを持ち、実績のあるオペレーティング システム ソフトウェアによる安定性を提供します。

100GE スイッチ :

  • C9500-32C - Cisco Catalyst 9500 ハイパフォーマンス シリーズ 2xUADP 3.0 ASIC と 32x 100GE QSFP28 ポート
  • C9500-32QC - Cisco Catalyst 9500 ハイパフォーマンス シリーズ UADP 3.0 ASIC と 32x 40GE or 16x 100GE QSFP28 ポート

40GE スイッチ :

  • C9500-24Q - Cisco Catalyst 9500 シリーズ 4xUADP 2.0 XL ASIC と 24x 40GE QSFP+ ポート
  • C9500-12Q - Cisco Catalyst 9500 シリーズ 2xUADP 2.0 XL ASIC と 12x 40GE QSFP+ ポート

25GE スイッチ :

  • C9500-48Y4C - Cisco Catalyst 9500 ハイパフォーマンス シリーズ UADP 3.0 ASIC と 48x 25GE SFP28 と 4x100/40GE QSFP28 ポート
  • C9500-24Y4C - Cisco Catalyst 9500 ハイパフォーマンス シリーズ UADP 3.0 ASIC と 24x 25GE SFP28 と 4x100/40GE QSFP28 ポート

10GE スイッチ:

  • C9500-40X - Cisco Catalyst 9500 シリーズ 2xUADP 2.0 XL ASIC と 40x10GE SFP+ + 2x40/8x10GE ポート
  • C9500-16X - Cisco Catalyst 9500 シリーズ UADP 2.0 XL ASIC と16x10GE SFP+ + 2x40/8x10GE ポート

ノート : Cisco Catalyst 9500 シリーズの型式ネーミング ルールは、サポートするポートのスピードを含んでいます

C9500 - Catalyst スイッチ ファミリーであることを示す

  • X: Native 10-GE フロントパネル ポート
  • Y: Native 25-GE フロントパネル ポート
  • Q: Native 40-GE フロントパネル ポート
  • C: Native 100-GE フロントパネル ポート

スイッチの概要

このセクションでは、Catalyst 9500 シリーズスイッチの高レベルな見どころを説明します。Catalyst 9500 スイッチは、以下をサポートします:

  • 8 個の SKU オプション : システムに最適なポートスピード・ポート密度・ネットワーク スケールを選択してください。
  • 2 個までのプラチナ レート PSU : 1.6KW AC/DC か 950W/930W AC/DC 電源は、1:1 の電源冗長
  • 新世代高効率可変速ファン : N+1 か 1+1 ファン/ファントレイ 冗長と、最大 24000 RPM のファンスピード
  • マルチレート オプティクス : すべての QSFP28 ポートが異なるスピードの 100/40/25/10/1G をサポートし、すべての QSFP+ ポートが異なるスピードの 4010/1G をサポート
  • 120G USB3.0 か、960G M2 SATA 外部 SSD ストレージ : 主にサードパーティ アプリケーションのホスティング用

スイッチデザイン

エンタープライズ ネットワークでは 25G と 100Gbps のように高速を目指して移行していますが、レポートによると固定スイッチが密度・コスト・電力に大きなメリットをもたらすため、モジュラー スイッチの出荷は減少しています。このセクションでは、新 Cisoc Catalyst 9500 シリーズ スイッチのハイレベル システム デザインを簡潔にカバーします。画像 2,3,4,5 は異なるボードのレイアウトを表示しています。

画像 2. C9500-32C ボードレイアウト
画像 3. C9500-32QC/48Y4C/24Y4C ボードレイアウト
画像 4. C9500-24Q/12Q ボードレイアウト
画像 5. C9500-40X/16X ボードレイアウト


Catalyst 9500 スイッチは、フロントパネル ポートに RJ45 コンソールポート、USB ミニ タイプ B コンソールポート、RJ45 管理ポート、フラッシュドライブ用の USB タイプ A 2.0/3.0 ホストポートを持っています。すべてのスイッチは、インベントリ管理用にパッシブな組み込み RFID があり、スイッチの識別用にブルービーコン LED とシステムステータス表示用に 3 色 LED を持っています。

Catalyst 9500 のリアパネルには、現地交換が可能なパワー・サプライ・ユニット (PSU) スロットと、現地交換が可能な冗長可変速ファン、もしくは 2 のファントレイ ユニット、そして M2 SATA ドライブかストレージ用の USB 3.0 ドライブがあります。

スイッチ電源

Cisco Catalyst 9500 ハイパフォーマンススイッチは、1.6KW か 650W の全体システム キャパシティのために、2 つの 1.6KW/650W AC か、1.6KW/930W DC の小型フォームファクターのパワー・サプライ・ユニット (PSUs) を持ちます (画像 6.) 。Catalyst 9500 UADP 2.0 XL を持つ型式の機種では、950W の全体システム キャパシティのために、2 つの 950W AC/DC PSUs を持ちます。それぞれの PSU は 100% の負荷で 90% を超える変換効率を持つ、プラチナ レートの電源です。システムは非冗長モードの 1 PSU があり、それは最大構成でスイッチを駆動するのに十分でです。もしくは冗長負荷分散モードの 2 PSU があり、それぞれの PSU から 50% の電力を減少させます。電源は AC と DC の療法をサポートし、AC と DC の組み合わせと、活線挿抜 (OIR) 機能をサポートします。

画像 6. Catalyst 9500 スイッチの電源番号

電源

Catalyst 9500 スイッチの電源ごとの最大出力電流は :

  • 1.6KW AC PSU で 220V 入力のとき 1.6KW と 110V 入力のとき 1000W
  • 950W AC PSU で 110-220V 入力のとき 950W
  • 930W AC PSU で 110-220V 入力のとき 930W

それぞれの PSU は、100% 負荷で約 20 ミリ秒の瞬断でも電力を維持する能力を持っています。それぞれの PSU は、前面から背面方向の可変速冷却ファンが付属しており、シンプルでセキュアな OIR のために、プッシュ リリースロックを持っています。画像 7. にスイッチの PSU 機能を示します。

画像 7. Cisco Catalyst 9500 AC PSUs


それぞれの PSU は電源の状態を確認するために、2 色 (緑・橙) の LED をサポートします。点灯パターンをテーブル 1. に示します。

テーブル 1. Cisco Catalyst 9500 AC PSU LEDs
LED 色 状態 備考
緑 Gray circle.png off 電源入力なし
緑 Green circle.png 点滅 12V メインがオフ、12V スタンバイ電源がオン
緑 Green circle.png 点灯 12V メインがオン
橙 Amber circle.png 点滅 12V メインで警告が検出
橙 Amber circle.png 点灯 クリティカル エラーが検出

スイッチの冷却

Cisco Catalyst 9500 ハイパフォーマンス SKU は、スイッチのリアに前面から背面エアフローの、ホットスワップと現地交換可能な可変速ファントレイ (ファンモジュールが 2 重になった、2 つのファントレイ) をサポートします。Cisco Catalyst 9500 UADP 2.0 XL ベースの SKU は、スイッチのリアにホットスワップと現地交換可能な可変速モジュラーファン ( 5 つの個別ファンモジュール) をサポートします。これらのファンとファントレイ ユニットは、活線挿抜と最大ファン回転数 24000rpm をサポートします。ファン ユニットは、スイッチ全体とインターフェースの冷却と、温度のしきい値を超えたときにアラームをトリガするための環境モニタに対する責任を持ちます。スイッチは複数箇所の周辺温度を監視するためのオンボード温度センサーを装備し、ファン速度を調整するための温度イベントをシステムに報告します。スイッチは 1 つの個別ファン or 1 つのファントレイのハードウェア障害まで耐えることができ、残りのファンの回転数を自動的に上げて、十分な冷却を保証します。もしスイッチが必要とする最小個数のファンを下回ったとき、スイッチはオーバーヒートからシステムを守るため、スイッチは自動的にシャットダウンされます。

画像 8. Cisco Catalyst 9500 ファンとファントレイ

ファンモジュールの挿入と抜去は、ファンアセンブリのイジェクトレバーで簡単に行なえます。ファン イジェクトレバーを押し、ファンのハンドルを持ってモジュールを挿入、または抜去します。テーブル 2. にファンとファントレイの状態を示す LED を記載します。

テーブル 2. Cisco Catalyst 9500 ファン・ファン トレイ LEDs
LED 色 状態 備考
ファン Green circle.png オフ 電源入力なし
ファン Amber circle.png 点滅 12V メインがオフ、12V スタンバイ電源がオン
ファン Red circle.png 点灯 クリティカル エラーが検出

スイッチのエアフロー

Cisco Catalyst 9500 ファンとファントレイは、前面から背面のエアフローをサポートします。エアフローの排出を画像 9. に示します。

C95 arc-09.png

9500 スイッチは、すべての C9500 SKU でポート面の吸気をサポートし、前面 (コールドアイル) のポート面から冷やす空気を取り入れ、背面 (ホットアイル) のファンと電源モジュールから暖かくなった空気を排気します。QSFP/SFP のケージは、ケージを通る中央部のエアフローで熱的に強化されています。

ベースボード コンポーネント

Catalyst 9500 は、特定の機能をサポートを最適化し、システムリソースを設定・提供する、ラインレートのスイッチです。リソースはネットワークでスイッチの使用用途に応じて変更できます。スイッチのアーキテクチャは 4 つのメインコンポーネントから成り立っています。

  • UADP ASIC 複合体
  • X86 CPU 複合体
  • ASIC 相互接続
  • フロントパネル インターフェース

画像 10. に、スイッチ コンポーネントのハイ レベル 構成図を示します。

画像 10. Catalyst 9500 ハイパフォーマンス SKU ハイレベル ブロック ダイアグラム

UADP ASIC 複合体

Catalyst 9500 シリーズスイッチは、2 種類の UADP ASIC で構築されています : UADP 2.0 XL と UADP 3.0 です。両方ともシステム・オン・チップ (SoC) アーキテクチャがベースになっています。両方の ASIC でそのアーキテクチャは似通っていますが、そのバージョンの違いはスイッチングキャパシティ、ポート速度、バッファリング能力、そして転送のスケーラビリティです。

UADP 2.0 XL は第 3 世代で、次世代 Catalyst の固定 or モジュラースイッチに最適化された、240G デュアルコア ASIC です。UADP 2.0 XL のアーキテクチャと機能は、全世代の UADP ASIC から大きくは変わっていません。その UADP 2.0 XL ASIC はデュアルコア アーキテクチャの 28 ナノメーター技術で構築されています。画像 11. に UADP XL ASIC のコンポーネントを示します。

画像 11. UADP 2.0 XL ブロック ダイアグラム

UADP 2.0 XL のキーとなる能力 :

  • パケット・スイッチング帯域幅 : 240G (コアあたり 120G)
  • 転送パフォーマンス : 375Mpps
  • スタック帯域幅 : 720G (2x360G / リング)
  • FIB テーブル : 128K/64K IPv4 / IPv6 ホストルートと、64K/32K IPv4 / IPv6 最長プレフィクス該当エントリ
  • 共有パケットバッファ : 32MB (コアあたり 16MB)
  • 専用 NetFlow ブロック : 128K(IPv4) / 64K(IPv6) (コアあたり 64K/32K)
  • TCAM ACL : 54K 全体キャパシティ

UADP 3.0 ASIC は、UADP 2.0 アーキテクチャをベースにした次世代のもので、16 ナノメーター技術により、他のすべての UADP ASICs と比べて、さらに大きなテーブルと帯域幅を提供します。画像 12. に UADP 3.0 ASIC のコンポーネントを示します。

画像 12. UADP 3.0 ASIC ブロック ダイアグラム

UADP 3.0 のキーとなる能力 :

  • パケット・スイッチング帯域幅 : 1600G (コアあたり 800G)
  • 転送パフォーマンス : 1Bpps (コアあたり 500Mpps)
  • ASIC 相互接続 : 合計 800G 帯域幅を持つ、2 つのポイント・ツー・ポイント リンク
  • FIB テーブル : IPv6 の構築に最適化された、416K の 2 倍幅テーブル
  • ユニファイド パケットバッファ : 両方のコアで共有の 36MB
  • 専用 NetFlow ブロック : 128K(IPv4) まで、IPv6 2 倍幅共有テーブル
  • TCAM ACL : 54K 全体キャパシティ

ノート : UADP 3.0 はパケット サイズ 187 バイト以上でラインレートの転送パフォーマンスを獲得しています テーブル 3. に UADP 2.0 XL と UADP 3.0 ASICs のハイレベル差分を示します

テーブル 3. Catalyst 9500 ASIC 比較
能力 (ASIC ごと) Cisco Catalyst 9500

(UADP 2.0 XL)

Cisco Catalyst 9500

ハイパフォーマンス

(UADP 3.0)

スイッチング・転送キャパシティ 480G / 360Mpps 3.2Tbps / 1Bpps
スタック帯域幅 2x 360Gbps 2x 400Gbps
バッファ能力 2x 16MB 36MB 共有バッファ
スイッチ・データベース・マネージメント

(SDM) テンプレート

固定テンプレート 可変テンプレート
NetFlow 能力 専用 NetFlow テーブル 共有 NetFlow テーブル
v4 FIB スケール トータル 224K (*) トータル 416K (*)
v4 と v6 スケール v6 は半分 v4 と v6 で同じスケール

* ASIC キャパシティの最大

X86 CPU 複合体

Catalyst 9500 シリーズ スイッチは、同じ CPU・システムメモリー・フラッシュストレージが装備されています。画像 13 に X86 CPU 複合体の概要を示します。

  • 新型 2.4Ghz x86 クアッド コア CPU (2.4Ghz 駆動 インテル Xeon-D CPU)
  • シングル 16GB DDR4 2400MT/s メモリ
  • ファイルシステム (前面サービス) 用外部ストレージとブルートゥースドングル用 USB タイプ A のサポート
  • RJ-45 シリアルコンソールに加えて、USB mini シリアルコンソールのサポート
  • 16 GB 内部エンハンスド USB (eUSB) フラッシュ
  • アプリケーション ホスティングや多用途目的のストレージとして、USB 3.0 (400MB/秒 読み込み、140MB/秒 書き込み) or M.2 (300MB/秒 読み込み、290 MB/秒 書き込み) フォームファクター SSD モジュール (背面サービス)
  • 手動パワーサイクルによる、スイッチのシステムリセット
画像 13. X86 CPU 複合体

ASIC 相互接続

Catalyst 9500 スイッチは、スタックポートが無い、固定型のコアと集約スイッチです。スタックポートが無いことから、ASIC 相互接続リンクは ASIC 間のコミュニケーションに使用されます。コミュニケーションは ASIC のコアもしくはコア間でローカルにスイッチングされ、ASIC 内のローカルポートに向かうパケットは ASIC 相互接続リンクを使用しません。ASIC 相互接続の目的は、複数の UADP ASICs 間のデータ移動にあります。

UADP 3.0 は 2 つの相互接続リンクを持ち、全体のパケット帯域幅は 800Gbps になります。

1 つの ASIC 相互接続は 16 SERDES (シリアライザ / デシリアライザ) の組み合わせになっており、25G NRZ フォーマットにより 400G 帯域幅で動作します。なぜならば UADP 3.0 は 2 つの ASIC 相互接続リンクを持ち、その全体帯域幅は 800Gbps であるからです。

主な UADP 3.0 ASIC 相互接続機能は以下です :

  • パケットサイズ限界なし
  • パケットタイプにとらわれない
  • パケットデータは SERDES チャネルに散在
  • ヘッダー圧縮能力
  • フラグメンテーション / 順番変更 (リオーダー) なし
  • ASIC 相互接続リンクでバッファリングなし

画像 14. に ASIC 相互接続のブロック ダイアグラムを示します。

画像 14. C9500 ハイパフォーマンス スイッチ ASIC 相互接続 ブロック ダイアグラム

UADP 2.0 XL は実効 720G 帯域幅を持ち、それぞれの ASIC コア間は 360G です。360G は 6 つの独立 60Gbps リングからできています。(画像 15. を見てください)

画像 15. C9500 スイッチ ASIC 相互接続 ブロック ダイアグラム

フロントパネル インターフェース

イーサネット物理レイヤ (PHY) は、リンク層デバイス (多くの場合は MAC) を、トランシーバなどの物理媒体に接続します。PHY は Catalyst 9500 スイッチではイーサネットトランシーバに完全に統合されており、フロントパネルポートに挿入されたオプティクスで複数の速度 (10,25,40,100GE) をサポートするため、ASIC レーンのステアリングとマッピングをサポートします。

画像 16. C9500-32C ハイレベル ブロック ダイアグラム

C9500-32C スイッチのハイライトは以下の通りです :

  • 2x1 コンフィギュレーションモードの 16 列 QSFP28 ケージ
  • それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES 接続を持ちます
    • それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 4x10G スピード もしくは 100G QSFP28 オプティクスで4x25G スピード
    • インターフェーススピードは、挿入されたトランシーバ モジュールがベースになります
  • 32 QSFP28 イーサネットポート
    • QSFP+ / QSFP28 トランシーバモジュールによる 40G or 100G or CVR アダプタ + SFP による 10G/1G
  • ポートマッピング
    • ポート 1-8 は ASIC 0 / コア 1 , ポート 9-16 は ASIC 0 / コア 0 にマッピング
    • ポート 17-24 は ASIC 1 / コア 1 , ポート 25-32 は ASIC 1 / コア 0 にマッピング
  • オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
  • アドバンスド フォワーディング ASIC は、すべてのポートで 100Gbps シングル フロートラフィック処理をサポートします


画像 17. にC9500-32QC スイッチコンポーネントのハイレベル概要を提供します。

画像 17. C9500-32QC ハイレベル ブロック ダイアグラム

C9500-32QC スイッチのハイライトは以下の通りです :

  • 2x1 コンフィギュレーションモードにの 16 列 QSFP28 ケージ
  • それぞれの QSFP28 ケージは、ASIC に向かう 4 つのノースバウンド SERDES 接続を持ちます
    • それぞれの SERDES は次のどちらかで動作します。40G QSFP+ オプティクスで 2x20G スピード もしくは 100G QSFP28 オプティクスで4x25G スピード
    • インターフェーススピードは、CLI ベース
  • 32 QSFP28 イーサネットポート
    • QSFP+ / QSFP28 トランシーバモジュールによる 40G or 100G or CVR アダプタ + SFP による 10G/1G
  • ポートマッピング
    • ポート 1-16 は ASIC 0 / コア 1 , ポート 17-32 は ASIC 0 / コア 0 にマッピング
  • オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
  • デフォルトポート コンフィギュレーションは、
    • ポート 1-24 は 40G インターフェースとして有効化・アクティブになります
    • ポート 25-32 は 40G インターフェースですが、インアクティブです
    • ポート 45-48 は 100G インターフェースとしてアクティブになります
    • 100G ポートの有効化 or 無効化は、"enable / no enable" インターフェース コマンドを使用して行います
  • アドバンスド フォワーディング ASIC は、100Gbps シングル フロー トラフィック処理を 100G 設定ポートでサポートし、20G シングル フロー トラフィック処理をすべての 40G ポートでサポートします


画像 18. にC9500-32QC スイッチでサポートされる、ポートコンフィギュレーションモードを示します。

画像 18. C9500-32QC ポート コンフィギュレーション モード


画像 19. に C9500-48Y4C スイッチ コンポーネントのハイレベル概要を提供します。

画像 19. C9500-48Y4C ハイレベル ブロック ダイアグラム

C9500-48Y4C スイッチのハイライトは以下の通りです :

  • 2x1 コンフィギュレーションモードの 12 列 SFP28 ケージと、2x1 コンフィギュレーションモードの 2 列 QSFP28 ケージ
  • それぞれの SFP28 ケージは、ASIC に向かう 24 つのノースバウンド SERDES 接続を持ちます
    • それぞれの SERDES は次のどちらかで動作します SFP28 オプティクスによる 25G スピード もしくは SFP+ オプティクスで 10G スピード
    • インターフェーススピードは、挿入されたトランシーバ モジュール ベース
  • それぞれの QSFP28 ケージは、ASIC に向かう 8 つのノースバウンド SERDES を持ちます
    • それぞれの SERDES 接続は 40G QSFP+ オプティクスで 4x10G スピード もしくは 100G QSFP28 オプティクスで 4x25G スピード
  • ポートマッピング
    • ポート 1-24 と 49-50 は ASIC 0 / コア 1 にマッピング
    • ポート 25-48 と 51-52 は ASIC 0 / コア 0 にマッピング
  • オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
  • アドバンスド フォワーディング ASIC は、100Gbps シングル フロー トラフィック処理をアップリンク ポートでサポートし、25G シングル フロー トラフィック処理をダウンリンク ポートでサポートします

Note : C9500-24Y4C スイッチは 1xUADP 3.0 ASIC を備え、C9500-48Y4C と全く同じアーキテクチャになっています 類似のポートマッピングを持ち、全体では 24 x 25G/10G/1G ポートと 4 x QSFP28 イーサネット アップリンク ポートを備えています

画像 20. に C9500-24Q スイッチ コンポーネントのハイレベル概要を提供します。

画像 20. C9500-24Q ハイレベル ブロック ダイアグラム

C9500-24Q スイッチのハイライトは以下の通りです :

  • 2x1 コンフィギュレーションモードの 3 列 QSFP28 ケージ
  • それぞれの QSFP+ ケージは、ASIC に向かう 8 つのノースバウンド SERDES 接続を持ちます
    • それぞれの SERDES は 10G スピードで動作します
    • インターフェーススピードは、挿入されたトランシーバ モジュール ベース
  • 24 QSFP イーサネット ポート
    • QSFP+ / QSFP28 トランシーバモジュールによる 40G or 100G or CVR アダプタ + SFP による 10G/1G
  • ポートマッピング
    • ポート 1-3 は ASIC 3 / コア 1 にマッピングと、ポート 4-6 は ASIC 3 / コア 0 にマッピング
    • ポート 7-9 は ASIC 2 / コア 1 にマッピングと、ポート 10-12 は ASIC 2 / コア 0 にマッピング
    • ポート 13-15 は ASIC 1 / コア 1 にマッピングと、ポート 16-18 は ASIC 1 / コア 0 にマッピング
    • ポート 19-21 は ASIC 0 / コア 1 にマッピングと、ポート 22-24 は ASIC 0 / コア 0 にマッピング
  • オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
  • ASIC は、10Gbps シングル フロー トラフィック処理をすべてのポートでサポートします

Note : C9500-12Q スイッチは 2xUADP 2.0 XL ASIC を備え、C9500-24Q と全く同じアーキテクチャになっています 類似のポートマッピングを持ち、全体では 24 x 40G ポートを備えています


画像 21. に C9500-40X スイッチ コンポーネントのハイレベル概要を提供します。

画像 21. C9500-40X ハイレベル ブロック ダイアグラム

C9500-40X スイッチのハイライトは以下の通りです :

  • 2x1 コンフィギュレーションモードの 12/8 列 SFP+ ケージ
  • それぞれの SFP+ ケージは、ASIC に向かう 24 つのノースバウンド SERDES 接続を持ちます
    • それぞれの SERDES は 10G スピードで動作します
    • インターフェーススピードは、挿入されたトランシーバ モジュール ベース
  • 40 SFP+ イーサネット ポート
    • SFP+ / SFP トランシーバモジュールによる 10G or 1G
  • ポートマッピング
    • ポート 1-12 は ASIC 1 / コア 1 にマッピングと、ポート 13-24 は ASIC 1 / コア 0 にマッピング
    • ポート 25-936は ASIC 0 / コア 1 にマッピングと、ポート 37-40 は ASIC 0 / コア 0 にマッピング
    • アップリンクポート 41-42 もしくは 1-8 は、ASIC 0 / コア 0 にマッピング
  • オプティクスの電源はオンボードコントローラによって行われ、フロント パネル ケージに挿入されたモジュールで使用されます
  • ASIC は、10Gbps シングル フロー トラフィック処理をすべてのポートでサポートします

Note : C9500-16X スイッチは 1xUADP 2.0 XL ASIC を備え、C9500-40X と全く同じアーキテクチャになっています 類似のポートマッピングを持ち、全体では 16 x 10G ポートを備えています

ネットワーク モジュール

Cisco Catalyst 9500 シリーズは、C9500-40X と C9500-16X スイッチのアップリンク ポートで、オプションとして 2 種類のネットワーク モジュール (画像 22.) をサポートします。デフォルトでスイッチはネットワーク モジュールを含みません。ネットワーク モジュールのすべてのポートはラインレートで、ダウンリンク ポートでサポートされるすべてのソフトウェア フィーチャは、ネットワーク モジュール ポートでもサポートされます。

画像 22. Catalyst 9500 ネットワーク モジュール

ネットワーク モジュールのハイライトは以下の通りです :

  • アップリンク モジュールは C9500-40X と X9500-16X SKUs のみでサポートされます
  • モジュールは挿入すると自動で電源が入ります
  • OIR 対応
  • ACT2 認証
  • 10G シングル フロー トラフィック処理による、すべてのポートでラインレート
  • スピードは挿入されたオプティクスによって自動認識

ストレージ

アプリケーションはビジネスに関連する様々な事例によって、エンタープライズで使用されています。エンタープライズ アプリケーションの例として、パフォーマンス モニターとプロトコル アナライザーのような管理ツール、侵入検知サービスのようなセキュリティツールセット、これらは伝統的に外部の物理 or 仮想サーバで動作します。

このセクションでは、サード パーティ アプリケーションをホスティングするための、プライマリ アプリケーションを備えた Catalyst 9500 スイッチでサポートされる SSD モジュールを特定します。そのモジュールはパケットキャプチャ、オペレーティング システム トレース ログ、グレースフル挿入と削除 (GIR) スナップショットなど、一般目的のストレージとしても機能します。Catalyst 9500 スイッチは、Cisco IOx (Cisco IOS と Linux を組み合わせたアプリケーション フレームワーク) として知られる Cisco アプリケーション フレームワークを使用して、KVM ベースの仮想マシン、Linux コンテナ (LXC) , Docker コンテナにコンテナ化されたアプリケーションをサポートします。

Cisco IOS XE は Catalyst 9500 スイッチで動作し、アプリケーション ホスティング (テーブル 4.) のために、専用のメモリ領域と CPU リソースを予約します。メモリと CPU リソースを予約することで、スイッチはユーザ アプリケーションのために分割された実行スペースを提供し、スイッチの IOS XE ランタイム プロセスを保護し、両方の完全性とパフォーマンスを確実にします。

テーブル 4. Catalyst 9500 アプリケーション ホスティング リソース
プラットフォーム メモリ (GB) CPU (コア) USB 3.0 (GB) M2 SATA (GB)
Catalyst 9500 (UADP2.0) 8 1 x 2.4Ghz 120 N/A
Catalyst 9500 ハイパフォーマンス (UADP3.0) 8 1 x 2.4Ghz N/A 240 / 480 / 960


Cisco Catalyst 9500 (UADP2.0) スイッチは、アプリケーション ホスティング (Cisco IOS XE 16.9.1 以降でのみ) のために、背面に 120GB の増設ストレージを、現地交換ユニット (FSU) としてサポートします。USB 3.0 ソリッド・ステート・ドライブ (SSD) はドライブの信頼性を監視するために、セルフ モニタリング、アナリシス、レポーティング テクノロジー (S.M.A.R.T.) を有効化し、ドライブの不良を予測し、様々なタイプのドライブ セルフ テストを実施します。USB 3.0 SSD モジュールは 120GB の 1 パーティションで、Cisco IOS ソフトウェアはデフォルト ファイルシステムとして、EXT4 のパーティションを作成します。

ストレージはスイッチの背面に位置する SSD モジュールで、シリアル・アドバンスド・テクノロジー・アタッチメント (SATA) によって、Catalyst 9500 ハイパフォーマンスでサポートされます。このモジュールは現地交換ユニットで、グレースフルな抜去のために、スイッチのストレージパネルにホット スワップ ボタンを持っています。その SSD モジュールのストレージ容量は 240GB , 480GB , 960GB で、システムはデフォルトで EXT4 をサポートします。SATA モジュールはデバイスの健康を S.M.A.R.T. でモニタするための能力を備えています。画像 23. に 9500 シリーズのストレージ オプションの概要を示します。

画像 23. Catalyst 9500 ストレージ オプション

パケットウォーク

このセクションでは、Catalyst 9500 ハイパフォーマンス スイッチで、どのようにパケット フォワーディングが機能するか、ハイレベル概要を提供します。UADP 2.0 XL と UADP 3.0 はアーキテクチャ的に同様で、ユニキャスト パケットウォークは 1 つ説明します。

ASIC の入力と出力ユニキャスト フォワーディング

画像 24. は ASIC でユニキャスト パケット フォワーディングの視覚的な表現を表しています。

画像 24. Catalyst 9500 ハイパフォーマンス ASIC のパケット ウォーク

以下がパケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。

  1. パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
  2. パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
  3. NIF は入力 MACsec エンジンにパケットを通過させます その MACsec エンジンは必要に応じてパケットを復号化します その復号化はラインレートで実行されます そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
  4. その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
  5. その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します
  6. PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します 同じ ASIC に出力ポートがあるため、結果は同じ ASIC のイーグレス・キューイング・システム (EQS) に送信されます
  7. EQS は PBC から通知を受信し、出力処理のために送信されるパケットをスケジュールします
  8. EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
  9. EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
  10. RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
  11. 出力 FIFO はパケットを出力 MACsec に送信します
  12. 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます

ASIC 間の入力と出力ユニキャスト フォワーディング

画像 25. は ASIC 間でユニキャスト パケット フォワーディングの視覚的な表現を表しています。

画像 25. C9500 ハイパフォーマンス ASIC 間のパケット ウォーク


以下がパケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。

  1. パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
  2. パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
  3. NIF は入力 MACsec エンジンにパケットを通過させます その MACsec エンジンは必要に応じてパケットを復号化します その復号化はラインレートで実行されます そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
  4. その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
  5. その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します
  6. PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します 別の ASIC に出力ポートがあるため、結果は別の ASIC のイングレス・キューイング・システム (IQS) が ASIC 間接続を使用して宛先 ASIC に送信するため、スケジュールします
  7. 宛先 ASIC の PBC は、ASIC 間接続経由で送信元 ASIC からのパケットを受信します
  8. PBC はフレーム ディスクリプタを EQS に送信します
  9. EQS は PBC から通知を受信し、出力処理のために送信されるパケットをスケジュールします
  10. EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
  11. EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
  12. RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
  13. 出力 FIFO はパケットを出力 MACsec に送信します
  14. 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます

マルチキャスト フォワーディング

画像 26. はマルチキャスト パケットが Catalyst 9500 のフロント パネル ポートに入ったときの、一般的なイベントの流れです。

画像 26. ASIC 内のマルチキャスト パケット ウォーク
  1. パケットがラインカードの入力側ポートに到着します ; PHY は信号を変換し、ビットをシリアル化してから、バックプレーンに向かう、ネットワーク インターフェース (NIF) にパケットを送信します
  2. パケットはバックプレーンを経由して、1 つの ASIC の NIF に伝わります
  3. NIF は入力 MACsec エンジンにパケットを通過させます その MACsec エンジンは必要に応じてパケットを復号化します その復号化はラインレートで実行されます そのパケットは入力ファースト・イン・ファースト・アウト (FIFO) に入ります
  4. その入力 FIFO は、並行してパケットをイングレス・フォワーディング・コントローラ (IFC) とパケット・バッファ・コンプレックス (PBC) に送信します
  5. その IFC はレイヤ 2 , レイヤ 3 , アクセス・コントロール・リスト (ACL) , クオリティ・オブ・サービス (QoS) ルックアップ、そして転送結果 (フレーム ディスクリプタ ヘッダ) を PBC に送信します この場合のフレーム ディスクリプタは、レプリケーション テーブルのポインタです
  6. PBC は出力ポートを決定するために、フレーム ディスクリプタを使用します (もしレシーバーが別の ASIC であれば、IQS は ASIC 間接続経由で宛先 ASIC にパケット送信をスケジュールします) ASIC 内のローカルにレシーバがある場合は、結果をイーグレス・キューイング・システム (EQS) に送信します
  7. EQS は PBC から通知を受信し、結果に基づいて、アクティブ・キューイング・マネージメント (AQM) が出力ポートのリストを生成し、それらの出力ポートそれぞれにパケットをスケジュールします
  8. EQS はパケットを送信するために PBC へ信号を送り、ディスクリプタをイーグレス・フォワーディング・コントローラ (EFC) とリライト・エンジン (RWE) の両方に送ります
  9. EFC は出力機能を完了させ、RWE へ最終リライトディスクリプタを送信します
  10. RWE は最終ディスクリプタでパケット リライトを機能させ、パケットを出力 FIFO へ送信します
  11. 出力 FIFO はパケットを出力 MACsec に送信します
  12. 出力 MACsec は、NIF でフレームを通過する際に必要であれば、ワイヤレートで暗号化します パケットはパックプレーンを通過し、ラインカード ポートの 1 つから外部へ送信されます

結論

Cisco Catalyst 9500 シリーズ スイッチは、Catalyst 9000 ファミリのスイッチのエンタープライズ クラス バックボーンで、包括的な高密度ポートフォリオで、100G , 40G , 25G , 10G の速度を柔軟性のあるアーキテクチャで提供します。この新しいプラットフォームは、増加した帯域幅、スケール、セキュリティ、テレメートリーによる Cisco 新世代プログラマブル UADP ASIC をベースとしています。プラットフォームは10G から 25G に、無停止な移行によって、インフラストラクチャの投資保護をサポートします。Cisco Catalyst 9500 シリーズ スイッチは、進化するハイスケールな要求と成長するエンタープライズ ネットワークに合わせ、ハイパフォーマンスを提供するために設計され、モジュラー システム アーキテクチャで構築されています。

リファレンス

「http://hkatou.net/index.php?title=Cisco_Catalyst_9500_アーキテクチャ_ホワイトペーパー&oldid=276」から取得