差分

ナビゲーションに移動 検索に移動
69行目: 69行目:  
Cisco Catalyst 9200 シリーズは、StackWise-160 / 80 を使用するスタッカブル スイッチです。それぞれのスイッチは 2 つのスタック インターフェースで、スタック内で別の 2 つのスイッチへ接続できます。そのスタックインターフェースは ASIC の一部であり、スタックリングへパケットを送出します。専用のバッファがスタック インターフェースに割り当てられ、ユーザは設定で変更することはできません。
 
Cisco Catalyst 9200 シリーズは、StackWise-160 / 80 を使用するスタッカブル スイッチです。それぞれのスイッチは 2 つのスタック インターフェースで、スタック内で別の 2 つのスイッチへ接続できます。そのスタックインターフェースは ASIC の一部であり、スタックリングへパケットを送出します。専用のバッファがスタック インターフェースに割り当てられ、ユーザは設定で変更することはできません。
   −
===== Cisco Catalyst 9300 Series アーキテクチャ =====
+
===== Cisco Catalyst 9300 シリーズ アーキテクチャ =====
 
Cisco Catalyst 9300 シリーズスイッチは、シンプルなアーキテクチャを持っています。ネットワーク モジュール ポートを含むすべてのフロントパネルポートは、UADP 2.0 ASIC に接続されます。モデルによっては、スイッチは 1 つかそれ以上の ASIC にすべてのポートを割り当てます。1 つより多くの ASIC を持つスイッチについては、殆どの場合同じ数のポートに分割して ASIC に収容されますが、これはすべてのポートが ASICs から同じリソースを利用できるようにするためです。QoS バッファは ASIC コアごとに分割され、ASIC コアに接続されたポートの中でのみ共有されます。すべてのポートは個別のキューイング機能をサポートします。
 
Cisco Catalyst 9300 シリーズスイッチは、シンプルなアーキテクチャを持っています。ネットワーク モジュール ポートを含むすべてのフロントパネルポートは、UADP 2.0 ASIC に接続されます。モデルによっては、スイッチは 1 つかそれ以上の ASIC にすべてのポートを割り当てます。1 つより多くの ASIC を持つスイッチについては、殆どの場合同じ数のポートに分割して ASIC に収容されますが、これはすべてのポートが ASICs から同じリソースを利用できるようにするためです。QoS バッファは ASIC コアごとに分割され、ASIC コアに接続されたポートの中でのみ共有されます。すべてのポートは個別のキューイング機能をサポートします。
   76行目: 76行目:  
Cisco Catalyst 9300-B スイッチは UADP 2.0 XL ベースで、Catalyst 9300 の他のモデルよりも、より大きなテーブルと UADP 2.0 と比較して QoS についてディープバッファを提供します。
 
Cisco Catalyst 9300-B スイッチは UADP 2.0 XL ベースで、Catalyst 9300 の他のモデルよりも、より大きなテーブルと UADP 2.0 と比較して QoS についてディープバッファを提供します。
   −
===== Cisco Catalyst 9400 Series アーキテクチャ =====
+
===== Cisco Catalyst 9400 シリーズ アーキテクチャ =====
 +
Cisco Catalyst 9400 シリーズ スイッチは、中央処理アーキテクチャをベースにしており、スーパーバイザですべてのパケットが処理されることを意味します。ラインカードはスタブ ASICs と PHYs のみを持っており、透過的であると考えることができます。結果として、スーパーバイザにすべての QoS のリソースが存在しており、それはポートごとのバッファとその他の QoS リソースを含んでいます。中央処理デザインのシンプルさは、既存のラインカードをそのまま使用しつつ、将来スーパーバイザをアップグレードすることで、機能を簡単にアップグレードできる点にあります。
 +
 
 +
スーパーバイザ アーキテクチャは UADP 2.0 XL がベースになっており、Cisco Catalyst 9300 で使用されている UADP 2.0 と比較して QoS はより大きなテーブルを持っています。
 +
 
 +
===== Cisco Catalyst 9500 シリーズ アーキテクチャ =====
 +
Cisco Catalyst 9500 シーズのそれぞれのモデルは、異なるポート速度と密度を提供しますが、QoS アーキテクチャの観点からは、9500 シリーズは 9300 シリーズと似ています。モデルによって、UADP 2.0 XL と UADP 3.0 のどちらも 9500 シリーズ スイッチには存在しています。表 1. は、それぞれに使用されるモデルと ASICs のまとめです。
 +
{| class="wikitable"
 +
|+表 1. Cisco Catalyst 9500 シリーズの UADP  バージョン
 +
!モデル
 +
!UADP 2.0 XL
 +
!UADP 3.0
 +
|-
 +
|C9500-32C
 +
|
 +
|2 ASICs
 +
|-
 +
|C9500-32QC
 +
|
 +
|1 ASIC
 +
|-
 +
|C9500-48Y4C
 +
|
 +
|1 ASIC
 +
|-
 +
|C9500-24Y4C
 +
|
 +
|1 ASIC
 +
|-
 +
|C9500-16X
 +
|1 ASIC
 +
|
 +
|-
 +
|C9500-40X
 +
|2 ASICs
 +
|
 +
|-
 +
|C9500-12Q
 +
|2 ASICs
 +
|
 +
|-
 +
|C9500-24Q
 +
|3 ASICs
 +
|
 +
|}
 +
画像 6. と 7. に Cisco Catalyst 9500 シリーズ スイッチのフロント パネルと ASIC の接続を示します。
 +
 
 +
ハイパフォーマンス系のすべてのスイッチは UADP 3.0 ASIC を使用し、2 つの ASIC コアの間でユニファイド バッファをサポートします。これはバースト トラフィックの吸収量を増加でき、スイッチのすべてのポート間で、1 つの共有バッファを持つことになります。
 +
 
 +
===== Cisco Catalyst 9600 Series architecture =====
 +
Cisco Catalyst 9600 シリーズ スイッチは、中央処理アーキテクチャをベースにしており、スーパーバイザですべてのパケットが処理されることを意味します。ラインカードはスタブ ASICs と PHYs のみを持っており、透過的であると考えることができます。結果として、スーパーバイザにすべての QoS のリソースが存在しており、それはポートごとのバッファとその他の QoS リソースを含んでいます。中央処理デザインのシンプルさは、既存のラインカードをそのまま使用しつつ、将来スーパーバイザをアップグレードすることで、機能を簡単にアップグレードできる点にあります。
 +
 
 +
スーパーバイザ アーキテクチャは UADP 3.0 がベースになっており、Cisco Catalyst 9500 で使用されている UADP 2.0 XL と比較して QoS はより大きなテーブルを持っており、ASIC コア間はユニファイド バッファになります。
 +
 
 +
=== UADP パケット ウォーク ===
 +
Cisco Catalyst 9000 ファミリで使用されているすべての UADP ASICs は、 イーサネット フレーム or IPv4 / IPv6 ヘッダのフィールドを使用し、QoS 機能をラインレートで提供できます。
 +
 
 +
パケット ヘッダのマーキングは、ホップ間でサービスレベルをやり取りします。すべての IPv4 / IPv6 パケットはレイヤ 2 とレイヤ 3 のマーカーを持っており、QoS とキューイングに使用するためにデザインされています。しかしそれらはクラスでトラフィックを分類するためにのみ使用されるわけではありません。UADP ASICs は送信元と宛先 IP アドレス、TCP / UDP ポート、他のパケット ヘッダのデータも、分類に使用することができます。
 +
 
 +
パケット ヘッダの分類は、以下の値を使用することができます :
 +
 
 +
●     Layer 2 Class of Service (CoS): 3 bits (values are from 0 to 7)
 +
 
 +
●     Multiprotocol Label Switching (MPLS) experimental bits (EXP) field: 3 bits (values are from 0 to 7)
 +
 
 +
●     Layer 3 Differentiated Services Code Point (DSCP), IP precedence Type of Service (ToS) for IPv4; traffic class for IPv6: 6 bits (values are from 0 to 63)
 +
 
 +
レイヤ 2 クラス・オブ・サービス (CoS) : 3 ビット (0 - 7 の値)
 +
 
 +
マルチ・プロトコル・ラベル・スイッチング (MPLS) エクスペリメンタル・ビット (EXP) フィールド : 3 ビット (0 - 7 の値)
 +
 
 +
レイヤ 3 ディファレンシエイテッド

案内メニュー