126行目: |
126行目: |
| | | |
| 買い替えのサイクルである 5-7 年程度は、使い続けられるのがベターです。 | | 買い替えのサイクルである 5-7 年程度は、使い続けられるのがベターです。 |
| + | |
| + | == バッファ量・スタック帯域幅 比較 == |
| + | {| class="wikitable" |
| + | |+C9000 シリーズスイッチ ASIC バッファ量・スタック帯域幅 比較表 |
| + | !ASIC Ver |
| + | !ASIC 種類 |
| + | !代表機種 |
| + | !バッファ量 |
| + | !スタック帯域幅 |
| + | |- |
| + | | rowspan="5" |UADP 2.0 |
| + | |mini |
| + | |C9200 / L / CX |
| + | |6 MB - 12MB <ref>[https://www.cisco.com/c/ja_jp/products/collateral/switches/catalyst-9200-series-switches/nb-06-cat9200-ser-data-sheet-cte-en.html Cisco Catalyst 9200 シリーズ スイッチ データシート] |
| + | |
| + | '''SKU ごとのパケットバッファ''' |
| + | |
| + | 24 または 48 ポートのギガビット イーサネット モデルでは 6 MB バッファ、24 または 48 ポートのマルチギガビットモデルでは 12 MB バッファ |
| + | |
| + | 24 または 48 ポートのギガビット イーサネット モデルでは |
| + | |
| + | 6 MB バッファ、24 または |
| + | |
| + | 48 ポートのマルチギガビットモデルでは 12 MB バッファ |
| + | |
| + | 6 MB バッファ</ref> |
| + | |100G <ref name=":1">[https://www.ciscolive.com/c/dam/r/ciscolive/emea/docs/2020/pdf/BRKARC-2035.pdf BRKARC-2035 Catalyst 9000 Family An Architectural View] |
| + | |
| + | UADP Family for Catalyst 9K |
| + | |
| + | UADP 2.0 mini |
| + | |
| + | ・160G |
| + | |
| + | UADP 2.0 |
| + | |
| + | ・240G |
| + | |
| + | UADP 2.0 XL |
| + | |
| + | ・720G (360G x2 が正しい) |
| + | |
| + | UADP 3.0 |
| + | |
| + | ・800G/1.6T</ref> |
| + | |- |
| + | |無印 |
| + | |C9300 / L / LM |
| + | |16 MB - 32 MB <ref name=":2">[https://www.cisco.com/c/ja_jp/products/collateral/switches/catalyst-9300-series-switches/nb-06-cat9300-ser-data-sheet-cte-en.html Cisco Catalyst 9300 シリーズ スイッチ データシート] |
| + | |
| + | '''SKU ごとのパケットバッファ''' |
| + | |
| + | 48 ポート 5G マルチギガビット、24 ポート 10G マルチギガビット、および 12 ポート光ファイバ用の 16 MB バッファ |
| + | |
| + | 48 ポート 10G マルチギガビットおよび 24 ポート光ファイバ用の 32 MB バッファ |
| + | |
| + | 24 ポートまたは 48 ポートのギガビット イーサネット モデルでは 16 MB バッファ |
| + | |
| + | 24 ポートと 48 ポートのマルチギガビットでは 32 MB バッファ |
| + | |
| + | 24 ポートと 48 ポートのギガビット イーサネット モデルでは 32 MB バッファ |
| + | |
| + | 24 ポートのマルチギガビットモデル(24UXB)では 64 MB バッファ |
| + | |
| + | 24 ポートと 48 ポートのギガビット イーサネット モデルでは 16 MB バッファ</ref> |
| + | 24UXB : 64 MB |
| + | |240G <ref name=":1" /> |
| + | |- |
| + | | rowspan="2" |XL |
| + | |C9400 SUP-1 |
| + | |96 MB <ref name=":3">[https://www.cisco.com/c/ja_jp/products/collateral/switches/catalyst-9400-series-switches/nb-06-cat9400-ser-sup-eng-data-sheet-cte-en.html Cisco Catalyst 9400 スーパバイザ エンジン モジュール データシート] |
| + | |
| + | C9400-SUP-1 |
| + | |
| + | ・96 MB |
| + | |
| + | C9400-SUP- 1XL/C9400-SUP-1XL-Y |
| + | |
| + | ・96 MB</ref> |
| + | | rowspan="2" |360G <ref>[https://www.cisco.com/c/en/us/products/collateral/switches/catalyst-9400-series-switches/nb-06-cat9400-architecture-cte-en.html Cisco Catalyst 9400 Series Architecture White Paper] |
| + | |
| + | '''ASIC interconnect''' |
| + | |
| + | UADP 2.0 XL has effective bandwidth of 720 Gbps, with each core ASIC interconnect able to transfer up to 360 Gbps. The 360-Gbps bandwidth is composed of six dual independent 60-Gbps rings.</ref> |
| + | |- |
| + | |C9500 |
| + | |32 MB (16 MB per core) <ref name=":4">[https://www.cisco.com/c/en/us/products/collateral/switches/catalyst-9500-series-switches/nb-06-cat9500-architecture-cte-en.html Table 3. Catalyst 9500 ASIC comparison] |
| + | |
| + | Catalyst 9500 Series (UADP 2.0 XL) |
| + | |
| + | ・2x 16 MB |
| + | |
| + | Catalyst 9500 High Performance (UADP 3.0) |
| + | |
| + | ・36 MB shared buffer |
| + | |
| + | Catalyst 9500X-28C8D (Silicon One Q200) |
| + | |
| + | ・80 MB shared buffer |
| + | |
| + | ・8 GB High Bandwidth Memory (HBM) buffer</ref> |
| + | |- |
| + | |sec |
| + | |C9300X |
| + | |16 MB - 32 MB <ref name=":2" /> |
| + | |540G <ref>[https://www.cisco.com/c/en/us/products/collateral/switches/catalyst-9300-series-switches/white-paper-c11-741468.html Catalyst 9300 Stackwise System Architecture White Paper] |
| + | |
| + | Catalyst 9300X (Stackwise-1T) |
| + | |
| + | Throughput per stack (full ring) |
| + | |
| + | ・540 Gbps</ref> |
| + | |- |
| + | | rowspan="2" |UADP 3.0 |
| + | |無印 |
| + | |C9500H |
| + | |36 MB <ref name=":4" /> |
| + | |800G / 1.6T <ref name=":1" /> |
| + | |- |
| + | |sec |
| + | |C9400X SUP-2 |
| + | |108 MB <ref name=":3" /> |
| + | |1.6T <ref>[https://www.cisco.com/c/en/us/products/collateral/switches/catalyst-9400-series-switches/nb-06-cat9400-architecture-cte-en.html Cisco Catalyst 9400 Series Architecture White Paper] |
| + | |
| + | UADP ASIC |
| + | |
| + | ・DPP bandwidth: 1.6 Tbps</ref> |
| + | |- |
| + | |Silicon One |
| + | |Q200 |
| + | |C9500X-28C8D |
| + | |80MB '''+ 8GB''' <ref name=":4" /> |
| + | | - |
| + | |} |
| | | |
| = ソフトウェア選定 = | | = ソフトウェア選定 = |